“R·胡拉尼”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]用于调制电桶敏感度的差异化硬掩模-CN201680091058.9有效
发明人： K·L·林;R·L·布里斯托尔;J·M·布莱克韦尔;R·胡拉尼;M·克雷萨克 -专利权人：英特尔公司
申请日： 2016-12-23 - 公布日： 2023-08-04 - 主分类号： H01L21/768 文献下载
摘要：描述了基于用于调制针对半导体结构制造的电桶敏感度的差异化硬掩模的方法，以及所得到的结构。在一个示例中，一种制造用于集成电路的互连结构的方法包括在形成于衬底上方的层间电介质(ILD)层上方形成硬掩模层。在所述硬掩模层上形成多个电介质间隔体。所述硬掩模层被构图为形成多个第一硬掩模部分。与第一硬掩模部分交替地形成多个第二硬掩模部分。在交替的所述第一硬掩模部分和所述第二硬掩模部分上以及在多个电介质隔离物之间的开口中形成多个电桶。多个电桶中的选定电桶被暴露于光刻曝光并去除以限定过孔位置的集合。
用于调制敏感度异化硬掩模

[发明专利]用于后端工艺(BEOL)互连件的借助使用自底向上交联的电介质的图像色调反转-CN201580080204.3有效
发明人： R·L·布里斯托尔;J·M·布莱克韦尔;R·胡拉尼 -专利权人：英特尔公司
申请日： 2015-06-22 - 公布日： 2022-03-04 - 主分类号： H01L21/02 文献下载
摘要：说明了用于后端工艺(BEOL)互连件的借助使用自底向上交联的电介质的图像色调反转。在示例中，一种包括金属化层的半导体结构，包括衬底上方的层间电介质(ILD)层中的多个沟槽。预催化剂层在多个沟槽中的一个或多个沟槽(但不是全部沟槽)的侧壁上。电介质材料的交联部分在多个沟槽中的一个或多个沟槽中靠近预催化剂层。导电结构在沟槽中的剩余沟槽中。
用于后端工艺 beol 互连借助使用向上交联电介质图像色调反转

[发明专利]用于半导体器件的选择性栅极间隔体-CN201480081500.0有效
发明人： S·B·克伦德宁;S·S·廖;F·格瑟特莱恩;R·胡拉尼;P·E·罗梅罗;G·M·克洛斯特;M·M·米坦 -专利权人：英特尔公司
申请日： 2014-09-26 - 公布日： 2022-03-01 - 主分类号： H01L29/78 文献下载
摘要：讨论了用于半导体器件的涉及形成选择性栅极间隔体的技术和使用这样的技术形成的晶体管结构和器件。这样的技术包括在半导体鳍状物上形成阻挡材料，在阻挡材料的部分上设置栅极，该栅极具有与阻挡材料不同的表面化学性质，在栅极上而不在阻挡材料的部分上形成选择性共形层，以及去除阻挡材料的暴露部分。
用于半导体器件选择性栅极间隔

[发明专利]用于化学辅助图案化的光可界定的对准层-CN201480083740.4有效
发明人： T·R·扬金;M·J·利森;J·M·布莱克韦尔;E·S·普特纳;M·克雷萨克;R·胡拉尼;E·韩;R·L·布里斯托尔 -专利权人：英特尔公司
申请日： 2014-12-24 - 公布日： 2021-04-16 - 主分类号： H01L21/308 文献下载
摘要：描述了用于化学辅助图案化的光可界定的对准层和用于形成化学辅助图案化的光可界定的对准层的方案。本发明的实施例可以包括在包括转换组分的硬掩模之上设置化学增强抗蚀剂(CAR)材料。然后可以曝光所述CAR材料以形成经曝光的抗蚀剂部分。曝光可以在CAR材料的经曝光的部分中产生与转换组分相互作用的酸，以在经曝光的抗蚀剂部分下方形成硬掩模材料的改性区域。
用于化学辅助图案界定对准

[发明专利]具有金属氧化物帽盖的接触部以抑制短接的有源栅极上方接触部-CN202010582897.9在审
发明人： R·胡拉尼;R·弗里兰;G·埃尔巴兹;M·昌德霍克;R·E·申克尔;G·辛格;F·格瑟特莱恩;N·卡比尔;T·A·特罗尼克;E·韩 -专利权人：英特尔公司
申请日： 2020-06-23 - 公布日： 2021-03-23 - 主分类号： H01L27/088 文献下载
摘要：描述了具有金属氧化物帽盖结构的有源栅极上方接触部。在示例中，一种集成电路结构包括衬底上方的多个栅极结构，栅极结构中的每个在其上包括栅极绝缘层。多个导电沟槽接触结构与多个栅极结构交替，导电沟槽接触结构中的每个在其上包括金属氧化物帽盖结构。层间电介质材料在多个栅极结构上方并且在多个导电沟槽接触结构上方。开口在层间电介质材料中并且在多个栅极结构中的对应的一个的栅极绝缘层中。导电过孔在开口中，导电过孔与多个栅极结构中的对应的一个直接接触，并且导电过孔在金属氧化物帽盖结构中的一个或多个的一部分上。
具有金属氧化物接触抑制有源栅极上方

[发明专利]过孔阻挡层-CN201480083592.6有效
发明人： R·胡拉尼;M·克雷萨克;F·格瑟特莱恩;R·A·布雷恩;M·T·博尔 -专利权人：英特尔公司
申请日： 2014-12-23 - 公布日： 2021-03-19 - 主分类号： H01L21/3205 文献下载
摘要：公开了用于使在给定互连层内的选定过孔绝缘或电隔离的技术，所以导电布线可在那些选定隔离过孔之上跳过以到达在该同一层中的其它过孔或互连。这样的过孔阻挡层可按需要选择性地实现在给定互连内的任何数量的位置中。还提供用于形成过孔阻挡层的技术，包括第一方法，其使用牺牲钝化层来便于绝缘体材料的选择性沉积，该绝缘体材料形成过孔阻挡层；第二方法，其使用湿凹进聚合物制剂的旋涂来便于绝缘体材料的选择性沉积，该绝缘体材料形成过孔阻挡层；以及第三方法，其使用纳米粒子制剂的旋涂来便于绝缘体材料的选择性沉积，该绝缘体材料形成过孔阻挡层。避免了一般与共形沉积工艺相关联的有害的蚀刻工艺。
阻挡

[发明专利]利用半导体器件的牺牲性阻挡层的选择性沉积-CN201480083547.0有效
发明人： G·克洛斯特;S·B·克伦德宁;R·胡拉尼;S·S·廖;P·E·罗梅罗;F·格瑟特莱恩 -专利权人：英特尔公司
申请日： 2014-12-19 - 公布日： 2021-02-09 - 主分类号： H01L29/78 文献下载
摘要：公开了在半导体结构上选择性地沉积高K栅极电介质的方法。该方法包括提供设置在半导体衬底上方的半导体结构。该半导体结构设置在隔离侧壁旁边。牺牲性阻挡层然后选择性地沉积在隔离侧壁上，并且不沉积在半导体结构上。此后，高K栅极电介质沉积在半导体结构上，但不沉积在牺牲性阻挡层上。牺牲性阻挡层的性质防止氧化物材料沉积在其表面上。然后执行热处理以去除牺牲性阻挡层，从而仅在半导体结构上形成高K栅极电介质。
利用半导体器件牺牲阻挡选择性沉积

[发明专利]微电子器件及其形成方法-CN201480083628.0有效
发明人： R·胡拉尼;M·J·利森;T·R·扬金;E·韩;R·L·布里斯托尔 -专利权人：英特尔公司
申请日： 2014-12-24 - 公布日： 2020-12-08 - 主分类号： H01L21/768 文献下载
摘要：本发明的实施例包括微电子器件和形成这样的器件的方法。在实施例中，一种微电子器件包括被形成到互连层中的一个或多个预图案化特征，具有形成在预图案化特征中的一个或多个的第一壁和第二壁之上的共形阻挡层。光致抗蚀剂层可以形成在所述阻挡层之上以及在预图案化特征中的一个或多个内，并且导电过孔可以形成在预图案化特征中的至少一个中。
微电子器件及其形成方法

[发明专利]互连结构及其形成方法-CN201480083608.3有效
发明人： R·L·布里斯托尔;M·昌德霍克;J·S·沙瓦拉;F·格瑟特莱恩;E·韩;R·胡拉尼;R·E·申克尔;T·R·扬金;K·林 -专利权人：英特尔公司
申请日： 2014-12-24 - 公布日： 2020-10-30 - 主分类号： H01L21/768 文献下载
摘要：本发明的实施例包括一种互连结构和用于形成这种结构的方法。在实施例中，所述互连结构可以包括层间电介质(ILD)，其中第一硬掩模层在所述ILD的顶表面之上。某些实施例包括所述ILD中的一条或多条第一互连线、以及置于所述第一互连线的每者上方的第一电介质盖。例如，所述第一电介质盖的表面可以接触第一硬掩模层的顶表面。实施例还可以包括在所述ILD中的以与所述第一互连线交替的图案布置的一条或多条第二互连线。在实施例中，在所述第二互连线的每者的顶表面之上形成第二电介质盖。例如，所述第二电介质盖的表面接触第一硬掩模层的顶表面。
互连结构及其形成方法

[发明专利]通过包括限制材料层在相邻区域上方的侵蚀的选择性的化学反应来在小区域上方形成材料层-CN201380079183.4有效
发明人： R·L·布里斯托尔;J·M·布莱克韦尔;S·B·克伦德宁;F·格瑟特莱恩;E·韩;G·M·克洛斯特;J·M·罗伯茨;P·E·罗梅罗;R·胡拉尼 -专利权人：英特尔公司
申请日： 2013-09-27 - 公布日： 2019-04-19 - 主分类号： H01L21/31 文献下载
摘要：一种方法，所述方法的一方面包括通过借助于选择性的化学反应单独形成第一多个较薄层中的每个较薄层，来在具有第一表面材料的第一区域上方形成由第一材料构成的第一较厚层。该方法还包括限制第一多个较薄层中的每个较薄层在第二区域上方的侵蚀，该第二区域与第一区域相邻。在具有第二表面材料的第二区域上方形成由第二材料构成的第二较厚层，该第二表面材料与第一表面材料不同。
通过包括限制材料相邻区域上方侵蚀选择性化学反应小区域形成

[发明专利]以非光刻方式图案化的定向自组装对准促进层-CN201380077030.6有效
发明人： R·L·布里斯托;R·胡拉尼;E·汉;J·M·布莱克威尔 -专利权人：英特尔公司
申请日： 2013-06-27 - 公布日： 2019-04-12 - 主分类号： H01L21/027 文献下载
摘要：一个方面的方法包括在具有第一图案化区域和第二图案化区域的衬底的表面上方形成定向自组装对准促进层。在不使用光刻图案化的情况下在第一图案化区域上方选择性地形成第一定向自组装对准促进材料。该方法还包括通过定向自组装在定向自组装对准促进层上方形成组装层。形成了多个组装结构，每个组装结构主要包括在第一定向自组装对准促进材料上方的第一类型的聚合物。多个组装结构各自主要被第二图案化区域上方的不同的第二类型的聚合物邻近包围。第一定向自组装对准促进材料对第一类型的聚合物的化学亲和势比对不同的第二类型的聚合物的化学亲和势高。
光刻方式图案定向组装对准促进

[发明专利]用于半导体结构的金属特征的自底向上填充（BUF）-CN201580080097.4在审
发明人： S·B·克伦德宁;M·M·米坦;T·E·格拉斯曼;F·格里吉欧;G·M·克洛斯特;K·N·弗拉休尔;F·格瑟特莱恩;R·胡拉尼 -专利权人：英特尔公司
申请日： 2015-06-18 - 公布日： 2018-02-27 - 主分类号： H01L23/538 文献下载
摘要：描述了用于形成半导体结构的金属特征的自底向上填充方式和所得到的结构。在示例中，一种半导体结构包括设置于层间电介质(ILD)层中的沟槽。沟槽具有侧壁、底部和顶部。U形金属种子层设置在沟槽的底部并沿着沟槽的侧壁，但大体上位于沟槽的顶部下方。金属填充层设置在U形金属种子层上并将沟槽填充到沟槽的顶部。金属填充层沿沟槽的侧壁的位于U形金属种子层上方的部分与ILD层的电介质材料直接接触。
用于半导体结构金属特征向上填充 buf

1
共 12 条