[发明专利]连续逼近式模拟数字转换器及其方法有效
| 申请号： | 201310173319.X | 申请日： | 2013-05-10 |
| 公开（公告）号： | CN104143983B | 公开（公告）日： | 2017-08-15 |
| 发明（设计）人： | 林见儒;黄诗雄 | 申请（专利权）人： | 瑞昱半导体股份有限公司 |
| 主分类号： | H03M1/46 | 分类号： | H03M1/46 |
| 代理公司： | 北京康信知识产权代理有限责任公司11240 | 代理人： | 余刚,李静 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种连续逼近式模拟数字转换器及其方法，尤其是在最后几个位决定期间中的每一个位决定期间，利用比较器连续对第一电位与取样及数字模拟转换电路上的第二电位进行多次比较以得到多个比较结果，然后再由连续逼近式控制电路根据得到的多个比较结果来产生对应的输出位。 | ||
| 搜索关键词： | 连续 逼近 模拟 数字 转换器 及其 方法 | ||
【主权项】：
一种连续逼近式模拟数字转换方法，包括：通过对一模拟信号进行取样来产生一第一电位；利用一比较器根据所述第一电位与数字模拟转换电路上连续发生的多个第二电位而依序产生多个输出位，其中，所述第二电位分别对应于所述输出位；以及基于所述输出位输出一数字信号；其中，所述输出位中的最后一输出位的产生步骤包括：利用所述比较器连续对所述第一电位与所述第二电位中的最后一次发生的第二电位进行多次比较，以得到多个第一比较结果；以及根据所述第一比较结果产生所述最后一输出位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司，未经瑞昱半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310173319.X/，转载请声明来源钻瓜专利网。
- 上一篇：Sigma‑Delta调制器
- 下一篇：双桥放大器结构
- 同类专利
- 神经网络电路-201910317516.1
- 大塚茂树;I·卡塔伊娃 - 株式会社电装
- 2019-04-19 - 2019-11-01 - H03M1/46
- 一种神经网络电路包括：存储部(4)，其包括忆阻器；D/A转换器(2)；驱动放大器(3)；I/V转换放大器(7)；A/D转换器(8)；和偏移校正器(30、40)。偏移校正器包括第一锁存电路(16(1))、第二锁存电路(16(2))、将锁存数据相减的减法器以及控制器。在执行偏置设置操作时，控制器控制偏置施加放大器(3(B))以输出偏置电压，控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出参考电压，并且还使第一锁存电路锁存输出数据。在执行正常操作时，控制器控制偏置施加放大器以输出参考电压，控制每个D/A转换器以使驱动放大器而非偏置施加放大器输出信号电压，并且还使第二锁存电路锁存输出数据。
- 一种执行模数转换的方法-201910229737.3
- 陈宝箴;L·D·费尔南多;谭志超 - 美国亚德诺半导体公司
- 2019-03-26 - 2019-10-22 - H03M1/46
- 本公开涉及一种执行模数转换的方法。一种使用逐次逼近(SAR)模数转换器(ADC)执行模数转换的方法。基于先前数字输出的第一M位将先前数字输出与范围进行比较。如果先前数字输出在该范围内，在开始位试验之前，使用先前数字输出的第一M位预加载SAR ADC的数模转换器(DAC)。如果先前数字输出在该范围外，在执行位试验之前，将偏移施加到先前数字输出的第一M位并且基于M位和偏移预加载DAC。该方法降低下一个输入超出预加载限定的另一范围的可能性。
- 一种电容拆分结构的逐次逼近型模数转换器-201822108268.3
- 王浩;谢文明;陈知新;蔡思静 - 福建工程学院
- 2018-12-14 - 2019-10-18 - H03M1/46
- 本实用新型公开一种电容拆分结构的逐次逼近型模数转换器，采用上极板采样，比较器正负输入端电容阵列采用电容拆分结构。第三个参考电压Vaq（VREF/4）只作用于LSB电容和dummy电容，与传统结构相比，电容面积减少了87.5％。从第二个位转换周期到倒数第三个位转换周期，采用电荷均值开关算法；剩余两个位转换周期引入Vaq。与传统结构相比，开关能耗减少了98％。另外，除了最后两个位转换周期，比较器输入端的共模电压保持不变。本实用新型适用于低电容面积低功耗的电容拆分结构的逐次逼近型模数转换器，能大幅度降低成本，具有很好的经济效益。
- 一种ADC控制方法及逐次逼近式ADC-201910573265.3
- 陈磊;李天望 - 江苏芯盛智能科技有限公司
- 2019-06-27 - 2019-09-24 - H03M1/46
- 本发明提供的一种ADC控制方法及逐次逼近式ADC，通过改变输入信号的采样方式，通过一位电容对输入信号进行采样，只需一位电容连接输入信号，可以降低开关的设计难度，降低电路对开关的要求，同时根据采样电容的位数确定相应的基准电压，在比较阶段可以减少电容充电消耗的能量，从而降低逐次逼近式ADC的能耗。
- 一种高速数字逻辑电路模块及模拟数字转换器和电子设备-201810195771.9
- 徐代果;胡刚毅;李儒章;王健安;陈光炳;王育新;付东兵;徐世六;刘涛;刘璐;邓民明;石寒夫;王旭 - 中国电子科技集团公司第二十四研究所
- 2018-03-09 - 2019-09-17 - H03M1/46
- 本发明公开了一种数字逻辑电路模块，应用于逐次逼近寄存器型模拟数字转换器中，所述数字逻辑电路模块包括多个分别由D触发器，延迟单元dly，反相器inv和与非门nand构成的单元电路，各所述单元电路依次级联，在逐次逼近过程中，每一次当比较器进入锁存相位，开始比较时，本发明所示数字逻辑电路同时被触发，通过电路设计，使得比较器的锁存延迟时间和数字逻辑电路的延迟时间相匹配，从而，数字逻辑电路的每一级输出信号可以逐次捕获比较器的比较结果，本发明相比于现有技术减小了一个比较器锁存过程的延迟时间，同时由于D触发器数目减少了一半，数字逻辑电路中，时钟信号的负载也减小了一半，进一步提高了数字逻辑电路的速度，降低了功耗。
- 特定范围高精度逐次逼近型8位模数转换装置-201910443431.8
- 林清华;林逸轩;康新 - 莆田学院
- 2019-05-24 - 2019-08-23 - H03M1/46
- 本发明涉及一种特定范围高精度逐次逼近型8位模数转换装置，包括取样模块、第一电阻R1、第一反馈电阻Rf1、运算放大器OPA、第二反馈电阻Rf2、比较器CMP、8位数模转换器、加法器、输出寄存器、低功耗8位逐次逼近型模块SAR、第二电阻R2、第三电阻R3、选择开关S、时钟源模块、控制单元；本发明能够将特定范围内的输入信号，经过信号处理，提高该范围内输入信号的分辨率，又不降低模数转换的速度，以达到改善整个系统的控制精度的目的。
- 一种提高混合电阻电容型模数转换器动态性能的位循环方法-201610591962.8
- 樊华;阎波;陈伟建;刘兴泉 - 电子科技大学
- 2016-07-26 - 2019-08-13 - H03M1/46
- 该发明公开了一种提高混合电阻电容型模数转换器动态性能的位循环方法，应用的技术领域是微电子学与固体电子学领域的高精度模数转换器。本发明提出的位循环方法适用于任何结构的逐次逼近模数转换器，其核心思想在于拆分最高位(MSB)电容和次高位(MSB‑1)电容，将电容阵列分为四组，每次位循环都改变电容秩序，达到对电容误差动态平均的效果。其特点在于：不需要引入任何校正算法，不需要引入校正DAC，不牺牲模数转换器采样率，而且不打断模数转换器正常工作。本发明提出的位循环方法可以对电容误差进行动态平均，因此，与传统依赖校正DAC和校正算法来提高线性度的校正方法相比，具有结构更简单、占用芯片面积更小、更容易在片上实现的效果。
- 一种一步三位逐次逼近型模数转换器-201910365949.4
- 李登全;刘云鹏;刘马良;朱樟明;丁瑞雪;杨银堂 - 西安电子科技大学
- 2019-05-05 - 2019-08-02 - H03M1/46
- 本发明属于数模转换领域，具体涉及一种一步三位逐次逼近型模数转换器，第一自举开关设置在模拟信号输入端与信号电容阵列之间，第二自举开关设置在参考电压输入端与参考电容阵列之间，信号电容阵列的输出端、参考电容阵列的输出端分别与比较器组的第一输入端连接、第二输入端连接；比较器组的第一输出端与控制逻辑电路的输入端连接，控制逻辑电路的第一控制信号输出端、第二控制信号输出端分别与信号电容阵列的控制信号输入端和参考电容阵列的控制信号输入端连接；寄存器单元设置在控制逻辑电路的结果输出端与译码器的信号输入端之间；伪异步时钟产生单元获得比较器组比较结果为比较器提供时钟信号。本发明可以提高模数转换速率。
- 一种用于逐次逼近型模数转换器的伪共模开关方法-201910353533.0
- 李泽宏;胡任任;杨耀杰;洪至超;仪梦帅 - 电子科技大学
- 2019-04-29 - 2019-07-30 - H03M1/46
- 一种用于逐次逼近型模数转换器的伪共模开关方法，属于电子电路技术领域。本发明将逐次逼近型模数转换器的加权电容阵列中每一位加权电容拆分为两个并联且电容值为原加权电容二分之一的拆分加权电容，通过第j次比较的比较结果控制第N‑j位加权电容对应的拆分加权电容下极板连接地电平或参考电平，不需要接共模电平。在整个转换周期中，每一次比较，比较器的正相输入端信号和反相输入端信号向相反的方向变化等值的电压，维持了整个转换周期的共模电平稳定，本发明提出的方法既保留了共模电平VCM‑based开关方案中比较器共模电平不变化的特点，同时又不需要引入额外的共模电平，节省了电路面积和功耗。
- 一种带有隔离的模拟量输出的DAC电路-201822203536.X
- 鞠政;郝计军;李松卫;张俊鹏 - 深圳市越疆科技有限公司
- 2018-12-26 - 2019-07-12 - H03M1/46
- 本实用新型涉及DAC电路的技术领域，公开了一种带有隔离的模拟量输出的DAC电路，包括MCU，MCU上具有ADC输出端子；输入端Vin；输出端Vout；外置线性光耦模块；运算放大器A1，运算放大器A1的负输入端与输入端Vin之间串联有电阻R1，运算放大器A1的负输入端还与外置线性光耦模块的第三引脚连接，运算放大器A1的输出端与外置线性光耦模块的第一脚之间串联有电阻R3；运算放大器A2，运算放大器A2的负输入端与外置线性光耦模块的第六引脚连接，运算放大器A2的负输入端还与输出端Vout之间串联有电阻R2，运算放大器A2的正输入端与外置线性光耦模块的第五引脚连接，运算放大器A2的正电源端连接有+5V隔离电压，运算放大器A2的负电源端和运算放大器A2的正输入端与隔离地连接，运算放大器A2的输出端与输出端Vout连接。
- 模数转换器、雷达单元及用于改善谐波失真性能的方法-201811483953.2
- 弗拉季斯拉夫·季亚琴科;埃尔温·杨森;林郁;埃松·扎尼科普罗斯 - 恩智浦有限公司
- 2018-12-05 - 2019-07-05 - H03M1/46
- 描述了一种逐次逼近寄存器SAR模拟‑数字转换器ADC。所述SAR ADC包含：跟踪和保持电路，其被配置成对模拟输入信号进行采样；比较器，其耦合到所述跟踪和保持电路，并且被配置成将所述采样模拟输入信号与DAC输出电压进行比较；以及反馈路径，其包括数字‑模拟转换器(DAC)，所述DAC被配置成生成逼近所述输入模拟信号的所述参考电压。所述SAR ADC另外包含抖动电路，所述抖动电路耦合到或位于所述反馈路径中，并且被布置成在所述SAR ADC的转换阶段期间，在第一时间段内在所述DAC的输入处添加抖动信号并且在第二时间段内从通过所述反馈路径路由的所述输出数字信号和所述DAC的输入中减去所述抖动信号。
- 均衡电路、操作均衡电路的方法以及系统-201811389011.8
- 罗伯特·范费尔德温;阿方斯·利特耶斯;埃里克·奥列曼 - 恩智浦有限公司
- 2018-11-20 - 2019-05-28 - H03M1/46
- 本申请案涉及一种EQ电路、其操作方法以及包括所述EQ电路和ADC的系统。所述EQ电路具有可配置负载区段，其被提供成选择性地将多个相异的负载中的一个暴露于连接到所述均衡电路的参考电压信号输入的参考源，以及逻辑区段，所述逻辑区段被布置成从所述ADC接纳状态信号，且选择性地响应于所述状态信号，连接所述多个相异的负载以外的一个相异的负载。所述状态信号指示所述ADC的实际操作状态。
- 单级差分运算放大器、电路和模数转换器-201820713763.4
- M·扎姆普罗戈诺;M·邦吉奥尔尼;P·弗洛拉 - 意法半导体股份有限公司
- 2018-05-14 - 2019-05-28 - H03M1/46
- 本公开涉及单级差分运算放大器、电路和模数转换器。单级差分运算放大器包括由一对输入晶体管形成的输入级，输入晶体管所具有的控制端子被连接到相应的第一输入和第二输入，输入晶体管所具有的第一导电端子被耦合到相应的第一输出和第二输出，以及输入晶体管所具有的第二导电端子被耦合以接收极化电流。一个输出级由二极管配置的一对输出晶体管形成，并且输出晶体管所具有的控制端子被耦合到相关的第一导电端子并被连接到相应的第一输出和第二输出，以及输出晶体管所具有的第二导电端子被连接到参考线。一个耦合级被插入在输出晶体管的第一导电端子与第一输出和第二输出之间，以定义输出晶体管的二极管配置和运算放大器的增益值。
- 逐次逼近寄存器模数转换器、电子装置和其方法-201811357683.0
- 林郁;埃尔温·杨森;弗拉季斯拉夫·季亚琴科 - 恩智浦有限公司
- 2018-11-14 - 2019-05-21 - H03M1/46
- 描述一种逐次逼近寄存器SAR模数转换器ADC。SAR ADC包括：模拟输入信号；ADC核心，ADC核心被配置成接收模拟输入信号并且包括位于反馈路径中的数模转换器DAC；和SAR控制器，SAR控制器被配置成控制DAC的操作，其中DAC包括被布置成将来自SAR控制器的数字代码转换成模拟形式的多个DAC单元；数字信号重构电路，数字信号重构电路被配置成将来自SAR控制器的数字代码转换成二进制形式；和输出端，输出端耦接到数字信号重构电路并且被配置成提供数字数据输出。DAC能够被配置成支持至少两种映射模式，包括小信号映射操作模式；并且SAR控制器被配置成鉴别何时接收的模拟信号为小信号水平，并且响应于此而重新配置DAC和数字信号重构电路以实施小信号映射操作模式。
- 基于FPGA的信号分析系统-201811579278.3
- 王春林 - 固纬电子（苏州）有限公司
- 2018-12-24 - 2019-05-07 - H03M1/46
- 本发明公开了一种基于FPGA的信号分析系统，包括：差分运放模块；SAR ADC 32 Bits模数采样模块，其与差分运放模块连接；FPGA数字信号处理模块，其与SAR ADC 32 Bits模数采样模块连接；MCU FFT分析模块，其与FPGA数字信号处理模块连接；以及TFT显示模块，其与MCU FFT分析模块连接。本发明基于FPGA的信号分析系统，其在测量时能够进行正负电压测量，可解决表棒插反问题。
- 电压型模数转换电路及应用其的光电传感器-201610252294.6
- 张艳倪;何惠森;邵丽丽;张宝玉 - 矽力杰半导体技术（杭州）有限公司
- 2016-04-21 - 2019-05-07 - H03M1/46
- 本发明公开了一种电压型模数转换电路及应用其的光电传感器，用以将一模拟电流信号转换成数值信号，其特征在于，包括：电流积分电路，用以接收所述模拟电流信号，并对其进行积分运算，输出积分电压信号；积分电压放大电路，用以接收并保持所述积分电压信号，并对其进行放大运算，输出积分电压放大信号；比较量化电路，用以根据所述积分电压放大信号生成比较信号；计数电路，接收所述比较信号和一时钟信号，在所述比较信号维持有效电平期间，对所述时钟信号进行计数，并将所述比较信号翻转前的计数结果作为所述数值信号。采用本发明的电压型模数转换电路，能够有效提高模数转换的分辨率和精度。
- 具有使用自适应逐次逼近寄存器的超低功率接口的装置-201480049979.X
- 沈晓楠;J·P·罗伯茨 - 美敦力公司
- 2014-09-05 - 2019-04-16 - H03M1/46
- 在此公开了一种医疗装置，该医疗装置被配置成使用可适配位数来转换模拟信号。该医疗装置包括用于接收模拟信号的模拟‑数字(A/D)转换器。该A/D转换器具有全刻度范围和跨越该全刻度范围的总位数。该A/D转换器在转换周期内使用可适配位数将该模拟信号转换成数字信号，这样使得在这些转换周期的至少一部分上，该A/D转换器使用跨越该全刻度范围的一部分、小于该总位数的所适配位数来转换该模拟信号。
- 一种模数转换器-201710093681.4
- 王飞;王珂;李进;杨琦;莫淑芬 - 和芯星通科技（北京）有限公司
- 2017-02-21 - 2019-04-12 - H03M1/46
- 本发明公开了一种模数转换器，包括数模转换器，用于获取输入信号，输出至比较器；比较器，用于比较输入信号的电压，产生比较结果，将比较结果输出至顺序脉冲产生器和异步逐次逼近寄存器；顺序脉冲产生器，用于根据比较结果生成第一控制信号，进而生成多个第一输出信号，将第一输出信号输出至异步逐次逼近寄存器，将最低位的第一输出信号和第一控制信号输出至比较时钟产生器；异步逐次逼近寄存器，根据比较结果与第一输出信号，产生多个第二输出信号，并将其作为最终结果锁存输出；比较时钟产生器，将采样时钟信号、第一控制信号和最低位第一输出信号进行或运算产生比较时钟信号。本发明能够解决传统的模数转换器转换速度过慢的问题。
- 模数转换器装置-201811138283.0
- 庄嵋箴 - 台湾积体电路制造股份有限公司
- 2018-09-28 - 2019-04-05 - H03M1/46
- 模数转换器装置包括具有输出、第一和第二输入的比较器。逐次逼近寄存器(SAR)被配置为接收比较器输出作为输入且产生具有与参考电压相关联的最高有效位(MSB)和较低有效位的并联数字输出。数模转换器(DAC)被配置为从SAR接收并联数字输出且产生作为比较器第一输入的内部模拟信号。DAC包括耦合第一输入的电容器网络，具有重分布电容器、耦合第一电压的第一电容器及耦合参考电压的第二电容器。重分布电容器耦合大于参考电压的第一电压，使比率N等于参考电压除以第一电压。第一电容器与MSB相关联。重分布电容器的电容值等于第一电容器并联组合的总电容的(1‑N)倍。第二电容器与较低有效位相关联。承载输入电压的输入电压线可切换地耦合第一或第二输入。
- SAR ADC的时序逻辑控制方法-201511031526.7
- 崔瑜强;胡术云;毕磊;毕超 - 峰岹科技（深圳）有限公司
- 2015-12-31 - 2019-03-26 - H03M1/46
- 本发明公开了一种SAR ADC的时序逻辑控制方法，该方法为：当满足第一跳转条件后，所述ADC跳转进入采样状态；当处于采样状态的ADC满足第二跳转条件后跳转进入转换状态；当处于转换状态的ADC满足第三跳转条件后跳转进入采样状态，当处于转换状态的ADC满足第四跳转条件后跳转进入空闲状态。本发明允许调节采样时间，并且支持在整个工作过程内中断，重新开始采样或转换。
- 模拟数字转换器-201711135229.6
- 马丁金纽亚 - 台湾积体电路制造股份有限公司
- 2017-11-16 - 2019-03-05 - H03M1/46
- 一种模拟数字转换器(“ADC”)。模拟数字转换器包括输入端子、第一级、第二级、第三级及控制器。输入端子被配置成接收模拟输入电压信号。第一级耦合到输入端子且被配置成将在输入端子处接收的模拟输入电压信号转换成第一数字值及模拟残余信号。第二级耦合到第一级且被配置成将模拟残余信号转换成表示模拟残余信号的时间值。第三级耦合到第二级且被配置成将时间值转换成第二数字值。控制器耦合到第一级及第三级且被配置成将第一数字值与第二数字值组合成表示模拟输入电压信号的数字输出信号。
- 一种低功耗的SAR ADC电容阵列-201821312313.0
- 顾晓峰;刘康生;虞致国 - 江南大学
- 2018-08-14 - 2019-03-05 - H03M1/46
- 本实用新型属于集成电路技术领域，涉及一种低功耗的SAR ADC电容阵列，包括P端高位拆分电容、P端次高位电容阵列、P端低位补偿电容和P端低位补偿电容，其上极板均接比较器正向输入VIP；N端高位拆分电容、N端次高位电容阵列、N端低位拆分电容和N端低位补偿电容的上极板接比较器反向输入VIN；P端高位拆分电容下极板接控制开关SMP1、SMP2，P端次高位电容阵列下极板接控制开关SPn‑3……SP1；N端高位拆分电容下极板接控制开关SMN1、SMN2，N端次高位电容阵列下极板接控制开关SNn‑3……SN1；本实用新型通过把高位电容拆分为两个与次位电容阵列中最高位电容容值相同的并联电容，显著降低了转换过程中差分电容阵列的功耗，具有高速、面积小和低功耗的优点。
- 一种逐次逼近模数转换器-201811147259.3
- 黄彩霞;谷洪波;陈明 - 湖南品腾电子科技有限公司
- 2018-09-29 - 2019-02-22 - H03M1/46
- 本发明公开一种逐次逼近模数转换器，包括：DAC、比较器、输出寄存器和数字控制逻辑，其中，DAC的输入端连接输入信号Vin和参考电压Vref，比较器的两端输入分别为所述DAC的输出电压VDAC和由VDD电阻分压产生的内部共模电平VCM，数字控制逻辑的输入端连接至所述比较器的输出端，通过获取采样的时间以及选择ADC的位数，输出模数转换结果，所述输出寄存器的输入端连接至所述数字控制逻辑的输出端，输出寄存器的第一输出端连接至所述DAC，第二输出端将转换信号进行输出。本发明巧妙的将MSB位的所有电容作为采样电容进行采样，输入电压被采样保存在DAC中，从而不需要额外的采样保持电路，大大减小了版图面积，并且可以调节分辨率，使ADC的速度和精度做到最优化。
- 一种电容拆分结构的逐次逼近型模数转换器及其开关方法-201811531901.8
- 王浩;谢文明;陈知新;蔡思静 - 福建工程学院
- 2018-12-14 - 2019-02-15 - H03M1/46
- 本发明公开一种电容拆分结构的逐次逼近型模数转换器及其开关方法，采用上极板采样，比较器正负输入端电容阵列采用电容拆分结构。第三个参考电压Vaq（VREF/4）只作用于LSB电容和dummy电容，与传统结构相比，电容面积减少了87.5％。从第二个位转换周期到倒数第三个位转换周期，采用电荷均值开关算法；剩余两个位转换周期引入Vaq。与传统结构相比，开关能耗减少了98％。另外，除了最后两个位转换周期，比较器输入端的共模电压保持不变。本发明适用于低电容面积低功耗的电容拆分结构的逐次逼近型模数转换器，能大幅度降低成本，具有很好的经济效益。
- 一种逐次逼近式模数转换器结构-201610144769.X
- 魏敬和;黄尚明;戴强 - 中国电子科技集团公司第五十八研究所
- 2016-03-14 - 2018-12-04 - H03M1/46
- 本发明涉及一种逐次逼近式模数转换器结构。模数转换器结构包括比较器、逻辑控制单元和数模转换器。数模转换器包括电容式子DA结构、电阻式子DA结构和输入共模设置电路。电阻式子DA结构包括第一译码电路、第二译码电路和电阻串。电阻串由2K‑1+1个电阻依次串联构成，电阻串的下端接参考地电平，上端接基准电平，电阻串的每个电阻的下端抽头引出分别与第一译码电路相连，第2K‑1+1电阻的上端抽头引出与第一译码电路相连，第一电阻至第2K‑1电阻的下端抽头引出分别与第二译码电路相连，第一译码电路通过第一开关接入比较器的正输入端，第二译码电路通过第二电容与输入共模设置电路相连。采用电阻串复用结构，降低了由于电阻失配而造成的积分非线性和微分非线性。
- 一种低功耗的SAR ADC电容阵列及其开关切换方法-201810921810.9
- 顾晓峰;刘康生;虞致国 - 江南大学
- 2018-08-14 - 2018-10-30 - H03M1/46
- 本发明属于集成电路技术领域，涉及一种低功耗的SAR ADC电容阵列及其开关切换方法，包括P端高位拆分电容、P端次高位电容阵列、P端低位补偿电容和P端低位补偿电容，其上极板均接比较器正向输入VIP；N端高位拆分电容、N端次高位电容阵列、N端低位拆分电容和N端低位补偿电容的上极板接比较器反向输入VIN；P端高位拆分电容下极板接控制开关SMP1、SMP2，P端次高位电容阵列下极板接控制开关SPn‑3……SP1；N端高位拆分电容下极板接控制开关SMN1、SMN2，N端次高位电容阵列下极板接控制开关SNn‑3……SN1；本发明通过把高位电容拆分为两个与次位电容阵列中最高位电容容值相同的并联电容，显著降低了转换过程中差分电容阵列的功耗，具有高速、面积小和低功耗的优点。
- SAR型ADC电容重分布阵列归一化桥接电容电路-201810451472.7
- 杨平;李永凯;王波;齐旭;岑远军;黄欣 - 成都华微电子科技有限公司
- 2018-05-11 - 2018-10-12 - H03M1/46
- SAR型ADC电容重分布阵列归一化桥接电容电路，涉及集成电路。本发明低N位电容阵列仅由N个低位电容构成，每个低位电容对应一个数据位；所述桥接电容的电容值为1个单位电容值；桥接电容和数据位电容均由X个独立的单位电容组成，X为自然数，取值由该电容所在位置确定，每个单位电容的电容值为1个单位电容值。本发明保证整个电容阵列均为单位电容，最大限度提升DA内核的转换线性度。
- 具有输入信号预比较与电荷重分配的流水线模数转换器-201710196891.6
- 黄正波;李婷;张勇;李儒章;陈光炳;倪亚波 - 中国电子科技集团公司第二十四研究所
- 2017-03-29 - 2018-09-25 - H03M1/46
- 本发明提供一种具有输入信号预比较与电荷重分配的流水线模数转换器，包括：一或多级流水线结构单元，其中，每级流水线结构单元用于对输入信号进行量化；第一快闪模数转换器，用于对末级流水线结构单元输出的余量信号进行量化，输出对应的量化值；调整输出单元，用于按照连接顺序组合各个量化值，输出完整的量化结果。输入信号采用预比较和电荷重分配技术，使用流水线结构进行整体设计，利用输入信号预比较技术进行各级流水线最高位粗量化，降低各级流水线子模数转换器的比较器个数，实现低功耗设计；利用电荷重分配技术，将采样电容与负反馈放大电路中的各个电容分离，实现信号采样保持与余量信号放大建立同时进行，提高了转换速率。
- 一种应用于近阈值SAR ADC的二进制电容阵列及其低功耗开关方法-201610056385.2
- 吴建辉;吴爱东;杜媛;陈超;李红;张萌 - 东南大学
- 2016-01-27 - 2018-08-10 - H03M1/46
- 本发明公开了一种应用于近阈值SAR ADC的二进制电容阵列及其低功耗开关方法，通过对其核心模块DAC电容阵列的特殊构建并结合所提出的新的开关算法，能够大大降低SAR ADC转换过程中DAC部分的功耗。该算法只采用两个参考电平，适用于近阈值电压下的SAR ADC设计。通过灵活运用联合、分裂和浮置的电容开关技术，电容阵列的总面积与普通两电平电容开关技术所需要的电容阵列面积相比，减少50％。
- 移位寄存器及逐次逼近型模数转换器-201710032804.3
- 刘飞;朱晓明;张楠;岳利华;曲世军 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2017-01-16 - 2018-07-24 - H03M1/46
- 一种移位寄存器及逐次逼近型模数转换器。所述移位寄存器包括：分别由多个可控开关组成的第一移位电路及第二移位电路，其中：所述第一移位电路，与数据输入端及时钟信号发生器耦接，适于在所述时钟信号发生器输出的时钟信号处于第一逻辑值期间，将所述数据输入端输入的数据输出至所述第一移位电路的输出端；所述第二移位电路，与所述第一移位电路的输出端耦接，适于在所述时钟信号发生器输出的时钟信号处于第二逻辑值期间，将所述第一移位电路的输出端存储的数据输出至所述移位寄存器的输出端。应用上述方案，可以简化SAR ADC中移位寄存器的结构。
- 专利分类
