[发明专利]具有电阻测量结构的三维集成电路及其使用方法有效

专利信息
申请号: 201210270706.0 申请日: 2012-07-31
公开(公告)号: CN103219322A 公开(公告)日: 2013-07-24
发明(设计)人: 陈卿芳;陆湘台;林志贤 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L23/544 分类号: H01L23/544;G01R27/08
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;孙征
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种三维集成电路(3DIC)包括具有至少一个有源器件的顶部芯片和具有导电布线层和通孔的中介层。3DIC进一步包括:多个导电连接器,被配置成电连接顶部芯片和中介层。3DIC进一步包括:顶部芯片或中介层中的至少一个上方的导电线。导电线沿着平行于顶部芯片或中介层的外部边缘的顶部芯片或中介层的周长设置。导电线被配置成电连接导电连接器。3DIC进一步包括:位于顶部芯片或中介层中的至少一个上方的至少一个测试元件。测试元件被配置成电连接至多个导电连接器。本发明还提供了一种具有电阻测量结构的三维集成电路及其使用方法。
搜索关键词: 具有 电阻 测量 结构 三维集成电路 及其 使用方法
【主权项】:
一种三维集成电路(3DIC),包括:顶部芯片,其中,所述顶部芯片包括至少一个有源器件;中介层,其中,所述中介层包括导电布线层和通孔;多个导电连接器,其中,所述多个导电连接器被配置成电连接所述顶部芯片和所述中介层;至少一条导电线,位于所述顶部芯片或所述中介层中的至少一个上方,其中,所述至少一条导电线沿着基本与所述顶部芯片或所述中介层中的至少一个的外部边缘平行的所述顶部芯片或所述中介层中的至少一个的周长设置,并且所述至少一条导电线被配置成电连接所述多个导电连接器;以及至少一个测试元件,位于所述顶部芯片或所述中介层中的至少一个上方,其中,所述至少一个测试元件中的每个被配置成电连接至所述多个导电连接器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210270706.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top