[发明专利]具有电阻测量结构的三维集成电路及其使用方法

说明书

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种具有电阻测量结构的三维集成电路及其使用方法。

背景技术

三维集成电路(3DIC)包括堆叠在无源中介层上的顶部芯片。顶部芯片通过微焊料凸块电连接至无源中介层。在一些实例中，无源中介层包括：衬底通孔(TSV)和金属布线层，被配置成从连接至顶部芯片的无源中介层的表面和无源中介层的相对表面的电连接。在一些实例中，无源中介层的相对表面通过焊料凸块电连接至衬底。在一些实例中，TSV被配置成在与无源中介层接触的衬底的表面与衬底的相对表面之间的电连接。

测试顶部芯片和无源中介层之间以及无源中介层和衬底之间的连接的质量的一种方式为，在3DIC上形成Kelvin结构(开尔文结构)。Kelvin结构包括一组四个测试部位，电连接至无源中介层和衬底之间的微焊料凸块和/或焊料凸块。布置Kelvin结构以测试焊料凸块的电阻。通过经由Kelvin结构的测试部位中的两个传送电压并且在Kelvin结构的另外两个测试部位测量所得到的电流，可以确定在无源中介层和衬底之间的微焊料凸块和/或焊料凸块的电阻值。电阻值提供了关于微焊料凸块和/或焊料凸块是否在3DIC的多种组件之间提供充分电连接的信息。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种三维集成电路(3DIC)，包括：顶部芯片，其中，所述顶部芯片包括至少一个有源器件；中介层，其中，所述中介层包括导电布线层和通孔；多个导电连接器，其中，所述多个导电连接器被配置成电连接所述顶部芯片和所述中介层；至少一条导电线，位于所述顶部芯片或所述中介层中的至少一个上方，其中，所述至少一条导电线沿着基本与所述顶部芯片或所述中介层中的至少一个的外部边缘平行的所述顶部芯片或所述中介层中的至少一个的周长设置，并且所述至少一条导电线被配置成电连接所述多个导电连接器；以及至少一个测试元件，位于所述顶部芯片或所述中介层中的至少一个上方，其中，所述至少一个测试元件中的每个被配置成电连接至所述多个导电连接器。

在该3DIC中，所述至少一条导电线位于所述顶部芯片和所述中介层上方。

在该3DIC中，所述至少一个测试元件包括：位于所述顶部芯片或所述中介层中的至少一个上方的测试电路。

在该3DIC中，所述至少一个测试元件包括：位于所述顶部芯片和所述中介层上方的测试电路。

在该3DIC中，所述至少一个测试元件包括导电焊盘，其中，所述至少一条导电线、所述多个导电连接器和所述导电焊盘形成至少一个Kelvin结构。

在该3DIC中，所述至少一个Kelvin结构包括：位于所述顶部芯片或所述中介层中的至少一个的每个角部处的Kelvin结构。

在该3DIC中，所述至少一个Kelvin结构包括：位于所述顶部芯片和所述中介层的每个角部处的Kelvin结构。

在该3DIC中，进一步包括：位于所述顶部芯片上方的第一金属密封环和位于所述中介层上方的第二金属密封环。

在该3DIC中，所述至少一条导电线是所述第一金属密封环或所述第二金属密封环中的至少一个。

在该3DIC中，所述至少一条导电线与所述第一金属密封环和所述第二金属密封环相分离。

在该3DIC中，所述至少一条导电线设置在由所述第一金属密封环或所述第二金属密封环限定的区域中。

在该3DIC中，进一步包括：位于所述中介层中的衬底通孔，其中，所述衬底通孔被配置成电连接至所述至少一个测试元件。

根据本发明的另一方面，提供了一种测试三维集成电路(3DIC)的方法，包括：通过至少一个测试元件和至少一条导电线施加电压，其中，所述至少一条导电线沿着基本与所述至少一个顶部芯片或所述中介层的外部边缘平行的顶部芯片或中介层中的至少一个的周长设置，并且所述至少一条导电线被配置成电连接多个导电连接器；测量响应于所施加电压的电流；以及基于所测量的电流确定所述3DIC的完整性。

在该方法中，测量所述电流包括：将探针与所述3DIC上的至少一个Kelvin结构相接触，其中，所述至少一个Kelvin结构包括位于所述顶部芯片或所述中介层中至少一个的每个角部处的Kelvin结构。

在该方法中，测量所述电流包括：将探针与所述3DIC上的至少一个Kelvin结构接触，其中，所述至少一个Kelvin结构包括位于所述顶部芯片和所述中介层的每个角部处的Kelvin结构。