[发明专利]半导体芯片内置配线基板及其制造方法

摘要

提供一种能够在提高半导体芯片的连接可靠性的同时能够使制造工序简单化并缩短制造时间的半导体芯片内置配线基板的制造方法。具体而言，在层叠工序中，将在电极(51a)上设有由Au构成的柱形凸点的半导体芯片(50)和形成有焊盘(31)的热硬化树脂薄膜(21b)经由热塑性树脂薄膜(22b)而在柱形凸点(52a)与焊盘(31)相对置的方向上配置。此外，在加压加热工序中，将焊盘(31)与柱形凸点(52a)、以及电极(51a)与柱形凸点(52a)通过固相扩散接合来接合，从而形成构成焊盘(31)的Cu与构成柱形凸点(52a)的Au的合金层、即CuAu合金层(522)，并且将电极(51a)的Al都AuAl合金化而成为不含有Al的AuAl合金层(521)。

主权项

一种半导体芯片内置配线基板的制造方法，该半导体芯片内置配线基板内置有半导体芯片，该半导体芯片在一个面上具有含有Al类材料的第1电极，其特征在于，具备以下工序：层叠工序，将包括在表面上形成有由Cu构成的导体图案的树脂薄膜和在通孔内填充有导电性糊的树脂薄膜的多张树脂薄膜层叠而成为层叠体，以使含有热塑性树脂的热塑性树脂薄膜至少隔1张地配置并邻接于半导体芯片的电极形成面及该电极形成面的背面；以及加压加热工序，通过将上述层叠体一边加热一边从层叠方向上下进行加压，使上述热塑性树脂软化而将多张上述树脂薄膜一起一体化并且将上述半导体芯片封固，将上述导电性糊中的导电性粒子作为烧结体，形成具有该烧结体和上述导体图案的配线部；在上述层叠工序中，将在上述第1电极上设有由Au构成的柱形凸点的上述半导体芯片、和由上述树脂薄膜构成且作为上述导体图案的一部分而形成有焊盘的第1薄膜，隔着作为上述热塑性树脂薄膜的第2薄膜地在上述柱形凸点与上述焊盘相对置的方向上配置；在上述加压加热工序中，通过将上述焊盘与上述柱形凸点、以及上述第1电极与上述柱形凸点通过固相扩散接合来进行接合，形成构成上述焊盘的Cu与构成上述柱形凸点的Au的合金层、即CuAu合金层，并且，将上述第1电极的与上述柱形凸点对置的部位的厚度方向的Al全部AuAl合金化而使该第1电极为不含有Al的AuAl合金层。