[发明专利]多层存储阵列有效

申请号：	201080068814.9	申请日：	2010-08-30
公开（公告）号：	CN103098211A	公开（公告）日：	2013-05-08
发明（设计）人：	贾尼斯·H·尼克尔;吉尔贝托·梅代罗斯·里贝罗;杨建华	申请（专利权）人：	惠普发展公司;有限责任合伙企业
主分类号：	H01L27/10	分类号：	H01L27/10;H01L27/115;H01L21/8247
代理公司：	北京德琦知识产权代理有限公司 11018	代理人：	康泉;宋志强
地址：	美国德***	国省代码：	美国;US
权利要求书：	查看更多	说明书：	查看更多
摘要：	一种多层交叉存储阵列包括多个层（514）。每个层（514）包括一组平行的顶部线，与一组平行的顶部线相交叉的一组平行的底部线，以及被布置在一组平行的顶部线和一组平行的底部线之间的交叉位置的存储元件（200、216）。来自层（514）之一的一组平行的顶部线是层（514）中相邻层的一组平行的底部线。
搜索关键词：	多层存储阵列
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

一种多层存储阵列（500），包括：多个层（514），每个层包括：一组平行的顶部线，与所述一组平行的顶部线相交叉的一组平行的底部线，以及存储元件（200、216），设置在所述一组平行的顶部线和所述一组平行的底部线组之间的交叉位置；其中，来自所述层（514）之一的一组平行的顶部线也是所述层（514）中相邻层的一组平行的底部线。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于惠普发展公司;有限责任合伙企业，未经惠普发展公司;有限责任合伙企业许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201080068814.9/，转载请声明来源钻瓜专利网。

上一篇：一种受光角度可调节的离网逆变一体机
下一篇：太阳能追踪系统用组件单元

同类专利

半导体存储装置-201880014096.3
发明人：小柳胜 -专利权人：东芝存储器株式会社
申请日： 2018-01-19 - 公布日： 2019-11-12 - 主分类号： H01L27/10
摘要：本发明提供一种能降低制造成本的半导体存储装置。一实施方式的半导体存储装置具备：第1衬底；第1元件层，设置在所述第1衬底的上表面上；第2衬底；及第2元件层，设置在所述第2衬底的上表面上。所述第1衬底包含第1通孔。所述第1元件层包含与所述第1通孔电连接且设置在所述第1元件层的上表面上的第1焊垫，所述第2衬底包含第2通孔。所述第2元件层包含与所述第2通孔电连接且设置在所述第2元件层的上表面上的第2焊垫。所述第2元件层的上表面对向地设置在上位第1元件层的上表面上。所述第1焊垫及所述第2焊垫相对于所述第1元件层及所述第2元件层相对向的面而对称地设置，且相互电连接。

变容二极管及其制备方法、存储器和检测器-201580010134.4
发明人：海德玛丽·施密特;伊洛娜·斯克鲁帕;斯拉沃米尔·普鲁康尔;达尼洛·比格尔;阿格涅什卡·鲍格斯;拉维恩·塞尔瓦拉 -专利权人：赫姆霍兹-森德拉姆德雷斯顿-罗森多夫研究中心
申请日： 2015-01-26 - 公布日： 2019-08-06 - 主分类号： H01L27/10
摘要：本发明涉及变容二极管、用于制备该变容二极管的方法、以及具有这种变容二极管的存储器和检测器，其中，所述变容二极管具有第一电极和第二电极以及接触式布置在这两个电极之间的层布置，并且其中，所述层布置在从第一电极向第二电极的方向上相继具有由铁电材料制成的层和由介电材料制成的具有带电杂质的电绝缘层。

半导体结构-201610656637.5
发明人：关文豪;姚福伟;苏如意;蔡俊琳;亚历克斯·卡尔尼茨基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-11 - 公布日： 2019-07-19 - 主分类号： H01L27/10
摘要：在一些实施例中，一种半导体结构包括第一器件和第二器件。第一器件具有第一表面。第一器件包括由第一材料系统限定的第一有源区域。第二器件具有第二表面。第二表面与第一表面共平面。第二器件包括由第二材料系统限定的第二有源区域。第二材料系统不同于第一材料系统。

半导体装置-201480063009.5
发明人：加藤纯男;上田直树 -专利权人：夏普株式会社
申请日： 2014-08-15 - 公布日： 2019-06-14 - 主分类号： H01L27/10
摘要：半导体装置包括存储晶体管(10A)，该存储晶体管(10A)是能够从漏极电流Ids依赖于栅极电压Vg的半导体状态不可逆地变化到漏极电流Ids不依赖于栅极电压Vg的电阻体状态的存储晶体管，存储晶体管(10A)具有栅极电极(3)、金属氧化物层(7)、栅极绝缘膜(5)、源极和漏极电极，漏极电极(9d)具有包含由熔点为1200℃以上的第一金属形成的第一漏极金属层(9d1)和由熔点低于第一金属的第二金属形成的第二漏极金属层(9d2)的层叠结构，在从衬底的表面的法线方向观察时，漏极电极9d的一部分P与金属氧化物层(7)和栅极电极(3)这两者都重叠，漏极电极(9d)的一部分(P)包含第一漏极金属层(9d1)且不包含第二漏极金属层(9d2)。

具有深沟槽隔离结构的方法及半导体结构-201480040611.7
发明人： T·塔穆拉;B·胡;S·彭德哈卡尔;G·马图尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2014-07-17 - 公布日： 2019-06-04 - 主分类号： H01L27/10
摘要：晶体管阵列(300)的密度通过在半导体材料(114)中形成一个或多个深沟槽隔离结构(312，314)来增加。深沟槽隔离结构(312，314)横向围绕阵列(300)中的晶体管。深沟槽隔离结构(312，314)限制掺杂物的横向扩散和电子载流子的横向移动。

半导体元件及其制作方法-201510207915.4
发明人：赵秋吉;吴灵;孟伟;焦志辉;李志国;任驰 -专利权人：联华电子股份有限公司
申请日： 2015-04-28 - 公布日： 2019-04-26 - 主分类号： H01L27/10
摘要：本发明公开一种半导体元件及其制作方法，该半导体元件包括一基材、多个存储单元、一逻辑晶体管栅极以及一高压晶体管栅极。其中，基材至少具有一存储器区、一高压区和一逻辑区。这些存储单元位于存储器区上。逻辑晶体管栅极位于逻辑区上。高压晶体管栅极具有第一部分和第二部分，彼此电性接触且相互堆叠于高压区上。高压晶体管栅极的厚度实质大于逻辑晶体管栅极的厚度。

存储装置-201680089186.X
发明人：伊东干彦;小柳胜;中谷真史;吉原正浩;奥野晋也;长坂繁辉 -专利权人：东芝存储器株式会社
申请日： 2016-09-23 - 公布日： 2019-04-26 - 主分类号： H01L27/10
摘要：本实施方式的存储装置包含：第1存储芯片，包含第1电路、第1及第2端子；第2存储芯片，包含第2电路及第3端子；及接口芯片，包含第1及第2电压产生电路。所述第2存储芯片设置在所述第1存储芯片上方，所述接口芯片设置在所述第1存储芯片下方。所述第1端子的第1端部连接于所述第1电路，所述第1端子的第2端部连接于所述第1电压产生电路。所述第2端子的第3端部连接于所述第3端子，所述第2端子的第4端部连接于所述第2电压产生电路。所述第3端子的第5端部连接于所述第2电路，所述第3端子的第6端部经由所述第2端子连接于所述第2电压产生电路。在相对所述第1存储芯片的表面垂直的方向上，所述第3端部不与所述第4端部重叠，所述第3端部与所述第6端部重叠。

三维半导体存储器结构及相应的方法与装置-201510001701.1
发明人：杨金成 -专利权人：旺宏电子股份有限公司
申请日： 2015-01-05 - 公布日： 2019-04-23 - 主分类号： H01L27/10
摘要：本发明提供了一种3D半导体存储器中的LC模块的布局设计配置，其避免大的段差高度。此布局设计配置建立绝缘/导电层对，其中邻近的对在高度上的差异不超过两个绝缘/导电层对的厚度。

半导体装置-201780054066.0
发明人：山本薰 -专利权人：夏普株式会社
申请日： 2017-08-28 - 公布日： 2019-04-16 - 主分类号： H01L27/10
摘要：半导体装置是具有多个存储单元(MC1、MC2)的半导体装置，多个存储单元(MC1、MC2)各自具有：存储晶体管(10M)，其具有氧化物半导体层(17M)作为活性层；以及第1选择晶体管(10S)，其具有结晶质硅层(13S)作为活性层，以串联的方式连接到存储晶体管(10M)。

存储器元件及其制作方法-201510146600.3
发明人：江昱维;李冠儒;林烙跃;叶腾豪 -专利权人：旺宏电子股份有限公司
申请日： 2015-03-31 - 公布日： 2019-01-29 - 主分类号： H01L27/10
摘要：本发明公开了一种存储器元件及其制作方法。存储器元件包括一多层堆栈结构(multi‑layer stacks)以及一阶梯状开口。其中，多层堆栈结构具有相互堆栈的多个绝缘层和多个导电层。阶梯状开口沿第一方向延伸，将一部分的绝缘层和一部分的导电层暴露于外。其中，至少一个绝缘层具有相互分离的一第一暴露部分和一第二暴露部分；且至少一个导电层具有相互分离的一第三暴露部分和一第四暴露部分。

一种用于生化分析的阵列式传感器集成芯片及其制备方法-201810344089.1
发明人：王存;熊政委 -专利权人：重庆第二师范学院
申请日： 2018-04-17 - 公布日： 2018-09-21 - 主分类号： H01L27/10
摘要：本发明涉及半导体芯片领域，公开了一种用于生化分析的阵列式传感器集成芯片及其制备方法。通过本发明创造，一方面在ISFET传感器中，通过为ISFET场效应晶体管配置一个镜像对称的REFET场效应晶体管，并将两晶体管的参考电极设置在对称中心线上实现共用，可以利用REFET场效应晶体管的敏感响应结果作为参照，排除环境温度、电场噪声和其它非样品溶液因素所带来的影响，提升ISFET传感器的稳定性，另一方面通过为各个ISFET传感器提供一个单独的液体样品容纳孔，可以利用高程孔壁有效阻碍相邻样品溶液的流动性，减少出现交叉污染和电噪声串扰等情况，进而可以有效减小各个ISFET传感器的测量误差，确保对生物或化学物的测量准确性。

半导体装置-201480055774.2
发明人：上田直树;加藤纯男 -专利权人：夏普株式会社
申请日： 2014-09-02 - 公布日： 2018-08-24 - 主分类号： H01L27/10
摘要：半导体装置(1001)具备：第1晶体管(10A)，其具有第1沟道长度L1和第1沟道宽度W1；以及第2晶体管(10B)，其具有第2沟道长度L2和第2沟道宽度W2，第1晶体管(10A)和第2晶体管(10B)具有由共同的氧化物半导体膜形成的活性层，第1晶体管(10A)是能从漏极电流Isd依赖于栅极电压Vg的半导体状态不可逆地变为漏极电流Isd不依赖于栅极电压Vg的电阻体状态的存储晶体管，第1沟道长度L1小于第2沟道长度L2。

半导体装置-201480055773.8
发明人：上田直树;加藤纯男 -专利权人：夏普株式会社
申请日： 2014-09-02 - 公布日： 2018-08-24 - 主分类号： H01L27/10
摘要：存储单元(101)包含：存储晶体管(10A)，其具有沟道长度L1和沟道宽度W1；以及多个选择晶体管(10B)，其各自与存储晶体管串联电连接且独立地具有沟道长度L2和沟道宽度W2，存储晶体管和多个选择晶体管各自具有由共同的氧化物半导体膜形成的活性层(7A)，存储晶体管是能从漏极电流Ids依赖于栅极电压Vg的半导体状态不可逆地变为漏极电流Ids不依赖于栅极电压Vg的电阻体状态的晶体管，沟道长度L2大于沟道长度L1。

结合太阳能电池和光探测器的自驱动光电探测体系及其制备方法-201510969469.0
发明人：李亮;田维;卢豪 -专利权人：苏州大学
申请日： 2015-12-22 - 公布日： 2018-08-21 - 主分类号： H01L27/10
摘要：本发明公开了一种结合太阳能电池和探测器的自驱动光电探测体系及其制备方法，该光电探测体系以钙钛矿太阳能电池为电压驱动，钙钛矿探测器为光电传感器件，通过联立这两个原件实现了对光的自驱动探测。考虑到钙钛矿材料对于水气的敏感性和器件的使用寿命，使用了原子层沉积的氧化铝材料对钙钛矿探测器进行了修饰，使得探测器放置在空气中数周之后还可以使用。该自驱动光电探测体系可用于无线传感，生物穿戴设备和危险领域探测等方面。

反熔丝-201380036999.9
发明人： F·霍夫曼 -专利权人：索泰克公司
申请日： 2013-07-04 - 公布日： 2018-06-12 - 主分类号： H01L27/10
摘要：本发明涉及半导体结构(1000A)，该半导体结构(1000A)包括：第一半导体层(1140)；实现第一反熔丝单元(1000A)的第一编程晶体管(5200)和第一选择晶体管(1300)，其中，所述第一半导体层作为所述第一编程晶体管的主体(1301)和所述第一选择晶体管的主体(1301)；其中，所述第一编程晶体管的栅极(5210)和所述第一选择晶体管的栅极(1160，1161)在所述第一半导体层的不同面上。

垂直存储器件及其制造方法-201310187731.7
发明人：朴南均 -专利权人：爱思开海力士有限公司
申请日： 2013-05-20 - 公布日： 2018-03-13 - 主分类号： H01L27/10
摘要：提供了一种垂直存储器件及其制造方法，所述垂直存储器件能够使单元尺寸最小化、并且改善电流驱动能力。所述垂直存储器件包括公共源极区和形成在所述公共源极区上、并且沿着第一方向延伸的源极区。沟道区形成在每个源极区上，所述沟道区沿着第一方向延伸。沟槽形成在沟道区之间。漏极区形成在每个沟道区上。导电层形成在每个沟道区的侧面上，所述导电层沿着第一方向延伸。数据储存材料形成在每个漏极区上。

半导体生物传感器及其制备方法-201610290858.5
发明人：刘亚;张亮;吴东平;曾瑞雪 -专利权人：上海小海龟科技有限公司;复旦大学
申请日： 2016-05-04 - 公布日： 2018-02-16 - 主分类号： H01L27/10
摘要：本发明涉及半导体技术领域，公开了一种半导体生物传感器及其制备方法。半导体生物传感器包含衬底，形成在衬底之上的外延层，形成在外延层中的离子敏感场效应晶体管的源区、漏区以及双极型晶体管的基区和发射区，形成在外延层上离子敏场效应晶体管的源区、漏区之间的栅氧化层，形成在栅氧化层之上的离子敏感场效应晶体管的栅区；离子敏感场效应晶体管的衬底，作为双极型晶体管的集电区；集电区、发射区、源区和栅区均通过金属互连线引出，作为半导体生物传感器的集电极、发射极、源极和栅极。本发明半导体生物传感器结构简化，从而使其便于集成和封装。

反熔丝器件-201380047302.8
发明人： Y·朴;Z·王;J·J·朱;C·F·耶普 -专利权人：高通股份有限公司
申请日： 2013-09-13 - 公布日： 2018-02-02 - 主分类号： H01L27/10
摘要：电可编程栅极氧化物反熔丝器件包括具有反熔丝链接的反熔丝孔，该反熔丝链接包括之间有电介质层的诸金属和/或半导体电极。电介质层可以是层间电介质(ILD)、金属间电介质(IMD)或蚀刻停止层。反熔丝器件可以包括半导体基板，该半导体基板具有设置在该基板表面上的导电栅极(例如，高K金属栅极)，以及设置在该导电栅极上的电介质层。堆叠触点被设置在电介质层上，并且栅极触点被设置在栅极的暴露部分上。

三维半导体装置及其三维逻辑阵列结构-201310465770.9
发明人：陈士弘 -专利权人：旺宏电子股份有限公司
申请日： 2013-10-08 - 公布日： 2018-01-09 - 主分类号： H01L27/10
摘要：本发明公开了一种三维半导体装置及其三维逻辑阵列结构。三维半导体装置，包括一阵列结构、一周边线路结构及一三维逻辑阵列结构。阵列结构具有Y个第一接点。这些Y个第一接点位于阵列结构的一侧。Y是介于MN‑1至MN之间。Y、M及N为自然数。M大于或等于2。三维逻辑阵列结构包括N组栅极电极、一输入电极及Y个输出电极。各组栅极电极具有M个栅极电极。这些Y个输出电极连接Y个接点。这些M·N个栅极电极及输入电极连接到周边线路结构。

具有偏移单元的垂直自旋转移扭矩存储器(STTM)器件及其形成方法-201380060946.0
发明人： B·S·多伊尔;D·L·肯克;C·C·郭;U·沙阿;K·奥乌兹;M·L·多齐;S·苏里;C·韦布 -专利权人：英特尔公司
申请日： 2013-06-17 - 公布日： 2017-12-15 - 主分类号： H01L27/10
摘要：描述了具有偏移单元的垂直自旋转移扭矩存储器(STTM)器件和用于制造具有偏移单元的垂直STTM器件的方法。例如，自旋转移扭矩存储器(STTM)阵列包括设置于衬底上方并且只具有第一STTM器件的第一负载线。所述STTM阵列还包括设置于所述衬底上方、与所述第一负载线相邻并且只具有第二STTM器件的第二负载线，所述第二STTM器件与所述第一STTM器件非共面。

三维存储器阵列架构-201380049045.1
发明人：费代里科·皮奥 -专利权人：美光科技公司
申请日： 2013-08-30 - 公布日： 2017-11-10 - 主分类号： H01L27/10
摘要：本发明提供三维存储器阵列及其形成方法。实例三维存储器阵列可包含堆叠，其包括通过至少绝缘材料而彼此分离的多个第一导电线；及至少一个导电延伸部，其经布置以实质上垂直于所述多个第一导电线延伸，使得所述至少一个导电延伸部与所述多个第一导电线中的至少一者的一部分相交。围绕所述至少一个导电延伸部形成存储元件材料。围绕所述至少一个导电部延伸形成单元选择材料。

三维半导体结构及其制造方法-201310138257.9
发明人：赖二琨 -专利权人：旺宏电子股份有限公司
申请日： 2013-04-19 - 公布日： 2017-10-20 - 主分类号： H01L27/10
摘要：本发明公开了一种半导体结构及其制造方法，该结构包括一衬底上的多个叠层带及所述多个叠层带上的多个导电线。所述多个叠层带及所述多个导电线彼此正交地配置且一导电衬垫形成于其之间。一第一空隙填充两个邻近叠层带之间的空间且位于所述导电线之下，其中所述导电线定位于所述两个邻近叠层带的上；而一第二空隙位于两个邻近导电线之间。所述导电衬垫的材料不同于所述多个导电线的材料。所述两个邻近叠层带之间的距离在200nm以下，且所述叠层带的高宽比至少为1。

用于制造在相邻底部电极之间具有增大的间隔的存储装置的方法-201580056390.7
发明人：奥野润 -专利权人：索尼半导体解决方案公司
申请日： 2015-11-05 - 公布日： 2017-08-18 - 主分类号： H01L27/10
摘要：本发明的实施例描述了一种用于制造在相邻底部电极之间具有增大的间隔的存储装置的方法，所述方法包括在基板上沉积多晶硅层；在所述多晶硅层上方沉积碳层；在所述碳层上图案化光致抗蚀剂层；在所述光致抗蚀剂层上沉积第一间隔层；以及在回蚀刻所述间隔层形成侧壁之后，在所述光致抗蚀剂层上执行修改的光刻处理。

非易失性电阻存储单元-201280072903.X
发明人：汉斯·塞-扬·肖;贾尼斯·H·尼克尔;R·斯坦利·威廉姆斯;鲁在星;朴金元;崔恩晶;朱文石;文智元;李昌久;孙英顺;金正太 -专利权人：慧与发展有限责任合伙企业
申请日： 2012-07-31 - 公布日： 2017-08-15 - 主分类号： H01L27/10
摘要：本公开的示例包括非易失性电阻存储单元及其制造方法。非易失性电阻存储单元的示例包括非易失性电阻存储单元的第一部分，其被形成为位于第一电极上的垂直延伸结构，这里该第一部分包括跨该垂直延伸结构的宽度的至少一种忆阻材料。非易失性电阻存储单元还包括非易失性电阻存储单元的第二部分，其被形成为位于该第一部分的至少一个侧壁上的垂直延伸的忆阻材料结构。

一种磁隧道结单元及自旋电子器件-201310214094.8
发明人：缪向水;倪含;程晓敏 -专利权人：华中科技大学
申请日： 2013-05-31 - 公布日： 2017-07-07 - 主分类号： H01L27/10
摘要：本发明公开了一种隧道结单元及磁随机存储器，包括依次连接的第一电极、第一自由层、非磁性绝缘层、钉扎层和第二电极，还包括连接在第一电极与第一自由层之间的第二自由层，第二自由层的横截面积小于自由层的横截面积；第二自由层和第一自由层一起形成了复合自由层结构；第二自由层用于聚集电流，使得第二自由层处的电流密度大于第一自由层处的电流密度，从而使得第二自由层的磁矩先于第一自由层发生翻转；由于第二自由层和第一自由层之间的交换耦合作用使得第二自由层磁矩的翻转带动了第一自由层磁矩的翻转；提高了磁隧道结单元中复合自由层的磁化翻转程度，降低了复合自由层的翻转电流密度，并在相同电流密度激励条件下提高了磁隧道结单元的TMR值。

允许装置互连中的变化的堆栈式存储器-201180075219.2
发明人： K.舍马克;P.富格特 -专利权人：英特尔公司
申请日： 2011-12-02 - 公布日： 2017-06-20 - 主分类号： H01L27/10
摘要：堆栈式存储器允许在装置互连中的变化。存储装置的实施例包括用于存储装置的系统元件和与系统元件连接的存储栈，系统元件包括多个衬垫，存储栈具有一个或多个存储器管芯层，系统元件和存储栈的连接包括用于连接第一存储器管芯层和系统元件的多个衬垫的互连。对于在存储栈中的单个存储器管芯层，多个衬垫的第一子集用于第一组互连，所述第一组互连用于系统元件和存储栈的连接，以及对于两个或更多的存储器管芯层，多个衬垫的第一子集和附加的第二子集用于第一组互连和第二组互连，所述第一组互连和第二组互连用于系统元件和存储栈的连接。

半导体元件及其制造方法-201310218889.6
发明人：焦佑钧;张文岳 -专利权人：华邦电子股份有限公司
申请日： 2013-06-04 - 公布日： 2017-05-03 - 主分类号： H01L27/10
摘要：本发明公开了一种半导体元件，包括基底、绝缘层、DRAM电容器与RRAM存储单元。基底包括DRAM晶胞区与RRAM晶胞区。绝缘层位于基底上，在DRAM晶胞区上具有第一开口，且在RRAM晶胞区上具有第二开口。DRAM电容器位于绝缘层的第一开口中。RRAM存储单元位于绝缘层的第二开口中。DRAM电容器的第一电极的尺寸大于RRAM存储单元的第二电极的尺寸。RRAM与DRAM可以制作在同一个芯片上，且在芯片上的高度大致相同，不需要通过后续的金属内连线工艺再额外形成RRAM。

具有提供偏移互连的接口的堆叠式存储器-201180075236.6
发明人： P.沃格特;A.沙伊费尔;W.莫罗;J.哈尔伯特;金镇永;K.休梅克 -专利权人：英特尔公司
申请日： 2011-12-02 - 公布日： 2016-11-09 - 主分类号： H01L27/10
摘要：描述具有提供偏移互连的接口的堆叠式存储器的操作的动态操作。存储器装置的实施例包括系统元件和与所述系统元件耦合的存储器堆栈，所述存储器堆栈包括一个或多个存储器裸晶层。每个存储器裸晶层包括第一面和第二面，每个存储器裸晶层的第二面包括用于将存储器裸晶层的数据接口引脚与耦合的元件的第一面的数据接口引脚耦合的接口。每个存储器裸晶层的接口可包括提供存储器裸晶层的数据接口引脚中的每个与耦合的元件的数据接口引脚中的对应的数据接口引脚之间的偏移的连接。

GaAs微电子集成器件-201610139969.6
发明人：陈一峰 -专利权人：成都海威华芯科技有限公司
申请日： 2016-03-11 - 公布日： 2016-06-08 - 主分类号： H01L27/10
摘要：本发明提供了一种GaAs微电子集成器件，其包括外延层、三个器件结构层，外延层包括衬底和N-GaAs集电区，三个器件结构层、第二器件结构层与第三器件结构层均形成在该集电区上，且相互通过器件隔离区隔离；第一器件结构层包括第一P-GaAs基区、第一N-In_yGa_1-yP发射区、第一N⁺-In_zGa_1-zAs帽层、器件隔离层、AlN薄膜层和SAW电极；第二器件结构层包括第二P-GaAs基区、第二N-In_yGa_1-yP发射区和第二N⁺-In_zGa_1-zAs帽层；第三器件结构层包括第三P-GaAs基区；第二器件结构层与第三器件结构层均具有N型电极和P型电极。本发明能够实现射频接收前端的器件极集成。

包括复合半导体层的异质结构-201480057571.7
发明人： M·S·沙特洛娃;R·杰因;杨锦伟;A·杜博尔因斯基;M·舒尔;R·格斯卡 -专利权人：传感器电子技术股份有限公司
申请日： 2014-10-21 - 公布日： 2016-06-08 - 主分类号： H01L27/10
摘要：提供了一种用于电子或光电器件中的异质结构。异质结构包括一个或多个复合半导体层。该复合半导体层可以包括形貌变化的子层，其中至少一个子层可以由一组柱状结构(例如，纳米线)形成。复合半导体层中的另一个子层可以是多孔的、连续的或部分连续的。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]多层存储阵列有效

专利文献下载