[发明专利]一种HfO2高介电常数薄膜电容器及其制备方法无效
| 申请号： | 200810047510.9 | 申请日： | 2008-04-29 |
| 公开（公告）号： | CN101271927A | 公开（公告）日： | 2008-09-24 |
| 发明（设计）人： | 王浩;王毅;汪宝元;叶葱;冯洁;朱建华 | 申请（专利权）人： | 湖北大学 |
| 主分类号： | H01L29/94 | 分类号： | H01L29/94;H01L21/02;H01G4/33 |
| 代理公司： | 武汉金堂专利事务所 | 代理人： | 丁齐旭 |
| 地址： | 430062湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种同时具有低表面粗糙度、高介电常数、低漏电流和高界面质量的HfO2栅介质薄膜及其MOS电容器件制备方法。它以硅片为基片，其特征在于用脉冲激光沉积技术在其上沉积一层HfO2薄膜，再磁控溅射设备制备低电极和上图形电极。本发明采用成本相对较低的脉冲激光沉积设备和后氮气处理的方法获得了具有低表面粗糙度、高介电常数、低漏电流和高界面质量的HfO2栅介质薄膜及其MOS电容器。 | ||
| 搜索关键词： | 一种 hfo sub 介电常数 薄膜 电容器 及其 制备 方法 | ||
【主权项】：
1、一种HfO2高介电常数薄膜电容器，它以硅片为基片，其特征在于用脉冲激光沉积技术在其上沉积一层HfO2薄膜，再用磁控溅射设备制备低电极和上图形电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖北大学，未经湖北大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810047510.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种反应釜
- 下一篇：一种图层叠加应用中计算相交对象的方法和装置
- 同类专利
- 去耦电容器、去耦电容器形成方法及集成电路-202310539053.X
- 林静玲;张宝月;赖文辉;辛辅炼;钟卓超;凌文辉;刘志坚;赖志欣;周佳 - 珠海市杰理科技股份有限公司
- 2023-05-15 - 2023-09-01 - H01L29/94
- 本申请涉及一种去耦电容器、去耦电容器形成方法及集成电路。去耦电容器包括：电源端金属层连接电源；接地端金属层接地；第一介质层包括多个第一栅极，第一栅极上设置有第一接触孔，第一接触孔接近电源端金属层设置；第一连接金属层的一端连接多个第一接触孔，另一端连接电源端金属层；第二介质层包括多个第二栅极，每一第二栅极上设置有第二接触孔，第二接触孔接近接地端金属层设置；第二连接金属层的一端连接多个第二接触孔，另一端连接接地端金属层；第一栅极和第二栅极交错设置且相互平行，第一栅极和第二栅极的长度相等。本申请的去耦电容器占用M1金属面积小，可以在数字版图中填充更多的去耦电容，提高数字版图中有效面积的利用率。
- 嵌入式电容器及嵌入式电容器的制作方法-202310486112.1
- 汪大祥;史闻 - 上海朗矽科技有限公司
- 2023-04-28 - 2023-08-04 - H01L29/94
- 本发明公开了一种嵌入式电容器及嵌入式电容器的制作方法，所述嵌入式电容器包括：衬底，所述衬底的一个表面内具有多个沟槽，所述多个沟槽的底部、侧壁以及相邻沟槽间的衬底的表面上具有介质层；第一电极层，位于所述介质层表面上且覆盖所述多个沟槽的底部、侧壁以及相邻沟槽间的衬底的表面；第二电极层，嵌入所述衬底的预选的沟槽内且与所述沟槽的底部、侧壁接触；所述第一电极层和所述第二电极层之间电学绝缘。该嵌入式电容器，通过在衬底的预选的沟槽内嵌入与第一电极层绝缘且与衬底连接的第二电极层，再通过第二电极层引出衬底电极，既降低了衬底端电极的电阻率，进而降低了电容器的ESR，又不需要背面减薄、离子注入、合金化等额外工艺或设备。
- 硅电容及其制作方法-202210364575.6
- 张青怀 - 苏州华太电子技术股份有限公司
- 2022-04-11 - 2023-08-01 - H01L29/94
- 本发明公开了一种硅电容及其制作方法。所述硅电容包括：依次层叠设置的硅衬底、阻挡层、绝缘介质层和金属层，其中，所述硅衬底包括掺杂磷杂质的单晶硅或多晶硅。本发明实施例提出以低阻值太阳能级硅替代电子级硅的方案，降低晶圆制备中硅的纯度要求，更加节能环保，并且该方案不仅可以完全匹配当前硅电容工艺，还大大降低了硅电容成本，同时通过增加阻挡层，可以更好的减小电容漏电并提高可靠性。
- 用于增加MOS器件阵列密度的金属氧化物半导体（MOS）电容器（MOSCAP）电路和MOS器件阵列体结单元-202180071870.6
- B·R·坎德尔 - 高通股份有限公司
- 2021-09-14 - 2023-07-28 - H01L29/94
- 公开了高密度金属氧化物半导体(MOS)电容器(MOSCAP)单元电路和MOS器件阵列电路。设置在包括单元区的MOSCAP单元电路中的具有选择纵横比的栅极被配置为通过增加金属布线层对总MOSCAP单元电路电容的贡献程度来增加电容密度。MOSCAP阵列电路的面积也减小了。此外，体结单元设置在阵列扩散区中的MOS器件阵列电路内以增加MOS器件阵列电路密度。该阵列扩散区包括第一器件区和体结区，该第一器件区包括MOS器件，该体结区包括该体结单元。该体结区通过扩散切口与该第一器件区隔离。扩散切口在该器件区上的第一栅极和该体结区上的第二栅极之间。
- 一种适用于片上电源滤波的高密度电容及其实现方法-202310090461.1
- 罗将;赵镇鑫;张智;刘军 - 杭州电子科技大学
- 2023-02-09 - 2023-06-23 - H01L29/94
- 本发明公开一种适用于片上电源滤波的高密度电容及其实现方法。本发明所涉及的高密度的片上电容，包括有源MOS电容和无源MOM电容两部分。其中，有源MOS电容通过一个大尺寸MOS晶体管实现，MOS晶体管的栅极和供电金属平面连接，MOS晶体管的源极和漏极和地平面并接，当供电金属平面施加正向电压时，MOS管的栅极和其源极与漏极之间形成显著的大电容效应。MOM电容通过多层金属垂直堆叠的交叉插指电容阵列实现。在电气连接方式上，有源MOS电容和无源MOM电容以并联的方式连接共同作用，在紧凑的尺寸内实现极高的电容密度，而且结构紧凑，占用面积小，制造成本低，兼容于多种半导体工艺，易于大规模集成。
- 一种增加集成电路器件可靠性的电容-202320048680.9
- 王家斌;黄绪江;章海标 - 上海能埔电子有限公司
- 2023-01-09 - 2023-06-09 - H01L29/94
- 本实用新型涉及集成电路技术领域，且公开了一种增加集成电路器件可靠性的电容，包括N型外延层，所述N型外延层上镶嵌有N型扩散层，所述N型外延层以及N型扩散层的表面上设置有介质层，所述介质层上设置有电容上极板，电容上极板表面设置有二氧化硅绝缘层,二氧化硅绝缘层的表面通过高分子胶连接塑封料，该增加集成电路器件可靠性的电容，氮化硅与N型扩散层之间的应力较大，但二氧化硅与N型扩散层之间、二氧化硅与氮化硅之间的应力均很小，因此在氮化硅下增加一个很薄的二氧化硅层可以解决应力过大的问题，由于只需要很薄的二氧化硅，在维持氮化硅与薄二氧化硅等于原氮化硅的厚度的情况下，并不会大幅减少电容容值，不会增加成本。
- 半导体器件及其制造方法-202211182978.5
- 金正三 - 爱思开海力士有限公司
- 2022-09-27 - 2023-05-30 - H01L29/94
- 本发明的实施例提供一种储存电容器及包括该储存电容器的半导体器件及其制造方法，该储存电容器能够通过在衬底与第二电极之间设置具有柱形形状的第一电极来增大电容器的表面积。根据本发明的实施例，储存电容器包括：衬底；第一电极，该第一电极具有柱形形状并且设置在衬底之上；第一电介质层，该第一电介质层设置在衬底与第一电极之间；第二电极，该第二电极设置在衬底和第一电极之上并且覆盖第一电极的侧表面和顶表面；第二电介质层，该第二电介质层设置在第一电极与第二电极之间；以及第三电介质层，该第三电介质层设置在衬底与第二电极之间。
- MIS电容器及制造MIS电容器的方法-202110740686.8
- 陈超;罗周益;丛锋 - 恩智浦有限公司
- 2021-06-30 - 2022-12-30 - H01L29/94
- 一种MIS电容器以及一种制造所述MIS电容器的方法。所述电容器包括半导体衬底，所述半导体衬底包括具有第一导电类型的第一部分和用于将所述第一部分耦合到输出节点的接触区。所述衬底在所述第一部分的表面上具有电介质且在所述电介质上具有电极。所述衬底包括具有第二导电类型的第二部分和具有所述第一导电类型的第三部分。所述第三部分可耦合到电源电压。所述第二部分位于所述第一部分与所述第三部分之间。所述第一部分和所述第二部分形成第一p‑n结，且所述第二部分和所述第三部分形成第二p‑n结。提供参考触点以用于将所述第二部分耦合到参考电压。提供另外的接触区以用于将所述第二部分耦合到所述输出节点。
- 变容管及其制备方法-202211252531.0
- 潘梓澎;刘一凡;张志勇 - 北京元芯碳基集成电路研究院;北京大学
- 2022-10-13 - 2022-12-20 - H01L29/94
- 本公开提供了一种变容管及其制备方法。本公开的一些实施例中，变容管包括：衬底、沟道层、短接的源漏电极、栅介质层和栅极，沟道层为碳纳米管薄膜，栅介质层采用铁电材料，衬底、沟道层、源漏电极、栅介质层和栅极形成金属‑铁电‑半导体MFS结构。本公开提供的变容管可以在实现双向电压工作的同时，获得大于5的变容比，并保持较高的Q值和工作频率，满足高集成度大带宽射频电路的需求。
- MOS电容及其制造方法-202210760798.4
- 康晓旭;钟晓兰;楚正辉 - 上海集成电路研发中心有限公司;上海集成电路装备材料产业创新中心有限公司
- 2022-06-30 - 2022-09-20 - H01L29/94
- 本发明提供了一种MOS电容及其制造方法。所述MOS电容包括衬底和栅结构，所述衬底包括单晶半导体层和凸起结构。由单晶半导体材料组成的所述凸起结构设置于所述单晶半导体层的顶面，所述栅结构覆盖所述凸起结构的顶面以及相对且沿第一方向延伸的两侧面，能够通过增加电荷分布表面的面积来提升调制能力；所述栅结构包括顺次堆叠的若干多晶掺杂半导体层，容易控制各层所述多晶掺杂半导体层的晶粒大小，避免因晶粒过大引起多晶结构边界的粗糙度增加，以利于降低光损耗。
- 一种高电容密度的MIS芯片电容-201910420463.6
- 汤寅;张龙;杨党利;姚伟明;王霄;顾晓春;杨勇 - 中国电子科技集团公司第五十五研究所
- 2019-05-20 - 2022-09-09 - H01L29/94
- 本发明提出的是一种高电容密度的MIS芯片电容，包括重掺杂衬底，在重掺杂衬底下方设有背面多层金属，在重掺杂衬底上表面部分区域设有深沟槽阵列，深沟槽阵列上表面和重掺杂衬底上表面部分区域设有绝缘层，绝缘层上表面部分区域设有填充层，绝缘层上方部分区域和填充层上方边缘区域设有钝化层，填充层上方部分区域和钝化层上方部分区域设有缓冲层，缓冲层上方设有正面多层金属。本发明采用深沟槽阵列的结构极大提升电容的有效电极面积，同时保留MIS电容低温度系数的优势，可通过改变深孔槽排布密度准确设计电容密度，其制备工艺简单，与普通半导体薄膜工艺兼容，成本低廉，稳定性和重复性较好，适合批量化生产。
- 一种MOS电容及电子设备-202210319270.3
- 姜俊敏;姜一帆;黄欣然;刘寻 - 南方科技大学
- 2022-03-29 - 2022-08-19 - H01L29/94
- 本发明公开了一种MOS电容及电子设备，属于电容技术领域。本发明的MOS电容包括P型衬底、形成于P型衬底中的深N阱、形成于深N‑阱中的第一N+扩散区、形成于深N‑阱中的P‑阱、形成于P‑阱中的第一P+扩散区，第一N+扩散区与预设的第一电阻的第一端连接，第一电阻的第二端与第一偏置电压相连，第一P+扩散区与预设的第二电阻的第一端连接，第二电阻的第二端与第二偏置电压相连，用于通过将深N‑阱与第一偏置电压相连、将P‑阱与第二偏置电压相连以降低MOS电容的等效寄生电容。这种MOS电容能够使得MOS电容的极板与地之间的寄生电容等效为三个电容串联，从而减小了寄生电容的等效电容值。
- 金属氧化物半导体电容器及其制作方法-202011429361.X
- 林建里;林威达;陈正国;罗大刚;陈奕全;马焕淇;游建文;卢冠廷;廖国佑 - 联华电子股份有限公司
- 2020-12-07 - 2022-06-10 - H01L29/94
- 本发明公开一种金属氧化物半导体(MOS)电容器及其制作方法，其中该MOS电容器包括一基底，具有电容器形成区域；离子阱，具有第一导电型，设置在基底中；一反掺杂区，具有第二导电型，设置在离子阱中；一电容介电层，设置在离子阱上；一栅电极，设置在电容介电层上；一源极掺杂区，具有第二导电型，设置在电容器形成区域内的栅电极的第一侧；以及一漏极掺杂区，具有第二导电型，设置在电容器形成区域内的栅电极的第二侧。
- 半导体装置以及其制造方法-201711002293.7
- 许静宜;刘士豪;吕武羲;魏云洲;廖志成 - 世界先进积体电路股份有限公司
- 2017-10-24 - 2022-04-29 - H01L29/94
- 本发明提供了一种半导体装置以及其制造方法，其包括基底、井区、第一与第二隔离区、介电层、导电层、第一掺杂区、绝缘层、第一接触插塞、以及第二接触插塞。井区形成于基底内。第一隔离区与第二隔离区形成于基底内。介电层形成于井区之上，且设置于第一隔离区与第二隔离区之间。导电层形成于介电层之上。第一掺杂区形成于井区内。绝缘层形成于介电层、第一隔离区、第二隔离区、以及第一掺杂区之上。第一接触插塞形成于绝缘层内且与导电层电连接。第一接触插塞设置于介电层与导电层之间的一重迭区域之上。第二接触插塞形成于绝缘层内且与第一掺杂区电连接。
- 一种电容器结构及其制作方法-201811216535.7
- 王俊杰;徐爱斌 - 上海华虹宏力半导体制造有限公司
- 2018-10-18 - 2022-04-15 - H01L29/94
- 本发明提供了一种电容器结构及其制作方法，通过刻蚀衬底形成若干具有高深宽比的沟槽，以剩余衬底作为电容的第一极板，然后在所述沟槽内壁形成电容介质层，最后于所述沟槽内形成导电层作为电容的第二极板。本发明提供的电容器结构的制作方法，可通过调节沟槽的刻蚀深度，增大电容的有效面积，进而提高电容器单位面积上的电容密度。而且本发明工艺步骤简单，与现有CMOS工艺流程匹配，有效降低生产成本。
- 具有掉电保护的输出驱动-201780013156.5
- X·吴;R·克勒斯;S·普拉萨德 - 德克萨斯仪器股份有限公司
- 2017-03-01 - 2022-04-08 - H01L29/94
- 在所描述的示例中，接口器件(300)包括沿着p掺杂衬底(204)的水平表面的NPN结构(Q1)。NPN结构(300)具有耦合到输出端子(106)的第一n掺杂区(242)、围绕第一n掺杂区(242)并且耦合到输出端子(107)的p掺杂区(232、243、245)以及通过p掺杂区(243)与第一n掺杂区(242)分离的第二n掺杂区(244)。接口器件(300)还包括沿p掺杂衬底(204)的垂直深度的PNP结构(230)。PNP结构(230)包括p掺杂区(243)、在p掺杂区(243)下方的n掺杂层(234)以及p掺杂衬底(204)。有利地，接口器件(300)可以承受高电压摆动(正的和负的两者)，防止灌和拉大的负载电流，以及避免在掉电操作期间进入低电阻模式。
- 电容器结构-202080041000.X
- V·米哈廖夫;M·瓦奥莱特 - 美光科技公司
- 2020-06-17 - 2022-01-14 - H01L29/94
- 一种电容器结构包含：第一导电区的第一岛状物和所述第一导电区的第二岛状物，其具有第一导电类型；第二导电区的岛状物，其具有不同于所述第一导电类型的第二导电类型；电介质，其覆盖在所述第一导电区的所述第一岛状物上；导体，其覆盖在所述电介质上；以及二极管的端子，其覆盖在所述第一导电区的所述第二岛状物上且覆盖在所述第二导电区的所述岛状物上。
- 半导体装置、MOS电容器及其制造方法-201710511742.4
- 王楠 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-06-27 - 2021-08-13 - H01L29/94
- 本申请公开了一种半导体装置、MOS电容器及其制造方法，涉及半导体技术领域。该装置的制造方法包括：提供衬底结构，包括：在衬底上间隔开的第一和第二鳍片；在第一鳍片上的第一伪栅结构，包括第一伪栅电介质层及其上的第一伪栅；在第二鳍片上的第二伪栅结构，包括第二伪栅电介质层及其上的第二伪栅；以及在第一和第二伪栅结构周围的层间电介质层，其上表面与第一和第二伪栅的上表面基本齐平；去除第一伪栅的一部分以形成第一凹槽，并且去除第二伪栅结构以形成第二凹槽，第一伪栅的剩余部分的上表面高于第一鳍片的顶部的第一伪栅电介质层的上表面；以及在第一凹槽中形成第一金属栅极堆叠结构，并且在第二凹槽中形成第二金属栅极堆叠结构。
- 具有减小的寄生电容的绝缘体器件-201680031278.2
- R·塞尔瓦拉;A·S·克马斯;B·L·威廉姆斯;T·D·博尼费尔德;J·K·艾瑞诗 - 德克萨斯仪器股份有限公司
- 2016-04-07 - 2021-08-13 - H01L29/94
- 对于集成电路，描述的示例包括绝缘体结构(20)，该绝缘体结构(20)具有平行的导电元件(28a/28b)，该平行的导电元件(28a/28b)形成电容器或电感变压器，该电容器或电感变压器在半导体结构的上方，该半导体结构包括形成于第二导电类型的槽区(31t)内的第一导电类型的阱区(32w)。槽区由第一导电类型的掺杂区(32c，34)和掩埋掺杂层(36)包围，形成与衬底串联的二极管。串联二极管的结电容具有减少绝缘体处的寄生电容的效果。
- 可变电容器-202110317371.2
- 孙超;田武;江宁;钟灿;薛磊 - 长江存储科技有限责任公司
- 2020-04-22 - 2021-07-02 - H01L29/94
- 一种可变电容器包括半导体衬底、阱区和栅电极。所述阱区设置于所述半导体衬底中。所述栅电极设置在所述半导体衬底上，所述栅电极在所述半导体衬底的横截方向上与所述阱区的一部分重叠。所述栅电极的导电类型与所述阱区的导电类型互补，用于改善所述可变电容器的电气性能。
- 压变电容器结构及其制造方法-201911240649.X
- 马瑞吉;邢溯 - 联华电子股份有限公司
- 2019-12-06 - 2021-06-08 - H01L29/94
- 本发明公开一种压变电容器结构及其制造方法。该压变电容器结构包括基板。第一栅极结构及第二栅极结构设置在所述基板上。所述第一栅极结构及所述第二栅极结构的每一个含有基部与多个线部连接于所述基部。所述第一栅极结构及所述第二栅极结构的所述多个线部是交替配置。蜿蜒扩散区域形成在所述基板中，围绕所述多个线部。第一组接触插塞规划有至少两行或两列，设置在所述第一栅极结构及第二栅极结构的所述多个基部上。第二组接触插塞规划有至少两行或两列，设置在所述蜿蜒扩散区域上。第一导电层设置在所述第一组接触插塞的顶端。第二导电层设置在所述第二组接触插塞的顶端。
- MOS电容及其形成方法-201611264809.0
- 吴健 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-12-30 - 2021-06-08 - H01L29/94
- 本发明提供一种MOS电容及其形成方法，其中，MOS电容包括：衬底，所述衬底包括相互邻接的器件区和保护区；位于所述器件区衬底上的栅极结构；位于所述栅极结构两侧器件区衬底中的源漏掺杂区；位于所述保护区衬底上的伪栅极结构；连接所述源漏掺杂区与所述伪栅极结构的导电结构。所述MOS电容包括连接所述伪栅极结构与所述源漏掺杂区的导电结构，则所述伪栅极结构上的电位为稳定电位了，当外界环境变化时，伪栅极结构上的电位不容易发生变化，伪栅极结构与衬底之间的电压不容易发生变化，从而不容易影响栅极结构与衬底之间的电容，进而能够保证MOS电容的电容值的精度，改善MOS电容性能。
- 一种基于MOS管的忆容器及其制备方法-201911292674.2
- 商尚炀;夏奕东 - 南京大学
- 2019-12-16 - 2021-05-28 - H01L29/94
- 本发明公开了一种基于MOS管的忆容器及其制备方法。该忆容器的结构为：在衬底上依次生长有第一氧化物介质层、CuO
- 用于高电压集成电路电容器的方法和设备-201580060054.X
- J·A·韦斯特;T·D·博尼菲尔德;B·L·威廉姆斯 - 德克萨斯仪器股份有限公司
- 2015-11-06 - 2021-04-09 - H01L29/94
- 在所描述的高电压集成电路电容器的示例中，电容器结构(1000)包括半导体衬底(1010)；底板(1020)，其具有覆盖半导体衬底的导电层；沉积的电容器电介质层(1030)，其覆盖底板(1020)的至少一部分并且在第一区中具有大于约6μm的第一厚度；倾斜过渡区(1045)，其位于所述第一区的边缘处的电容器电介质中，倾斜过渡区具有从水平面倾斜大于5度的上表面，并且从第一区延伸到具有低于所述第一厚度的第二厚度的电容器电介质层的第二区；以及形成的顶板导体(1040)，其在第一区中覆盖电容器电介质层的至少一部分。
- 半导体结构及其电容检测方法-201910894162.7
- 钱仕兵 - 长鑫存储技术有限公司
- 2019-09-20 - 2021-03-23 - H01L29/94
- 本发明涉及半导体技术领域，提出一种半导体结构，该半导体结构包括：半导体衬底、掺杂阱、第一绝缘层、电容结构、导线、探针垫。掺杂阱与所述半导体衬底具有不同的掺杂形态，且形成于所述半导体衬底内，以使所述掺杂阱和所述半导体衬底在堆叠方向上形成PN结；电容结构形成于所述半导体衬底上，且位于所述掺杂阱以外位置；第一绝缘层设置于所述掺杂阱上；探针垫设置于所述第一绝缘层背离所述掺杂阱的一侧；导线连接于所述探针垫与所述电容结构的第一电极之间。本公开提供的半导体结构可以被准确、方便的测量电容结构的电容。
- 可变电容器-202080000812.X
- 孙超;田武;江宁;钟灿;薛磊 - 长江存储科技有限责任公司
- 2020-04-22 - 2021-03-23 - H01L29/94
- 一种可变电容器包括半导体衬底、阱区和栅电极。所述阱区设置于所述半导体衬底中。所述栅电极设置在所述半导体衬底上，所述栅电极在所述半导体衬底的厚度方向上与所述阱区的一部分重叠。所述栅电极的导电类型与所述阱区的导电类型互补，用于改善所述可变电容器的电气性能。
- 高击穿电压Ⅲ-N耗尽型MOS电容器-201710310671.1
- H·W·田;S·达斯古普塔;G·施罗姆;V·R·拉奥;R·S·周 - 英特尔公司
- 2013-06-20 - 2021-03-12 - H01L29/94
- 本发明描述了Ⅲ‑N高电压MOS电容器以及片上系统(SoC)解决方案，所述SoC解决方案集成了能够实现高击穿电压(BV)的至少一个Ⅲ‑N MOS电容器，以实现高电压和/或高功率电路。可以实现超过4V的击穿电压，而不需要在RFIC和/或PMIC中串联耦合电容器。在实施例中，GaN层的耗尽型Ⅲ‑N电容器与诸如平面和非平面硅CMOS晶体管技术之类的IV族晶体管架构单片集成，在所述GaN层中，在低于0V的阈值电压下形成了二维电子气(2DEG)。在实施例中，对硅衬底进行蚀刻，以提供(111)外延生长表面，在所述生长表面之上形成了GaN层和Ⅲ‑N阻挡层。在实施例中，沉积高K电介质层，并且制作针对所述2DEG并且位于所述电介质层之上的电容器端子接触部。
- 具有垂直扩散板的电容器结构-202010330599.0
- 陈亮 - 长江存储科技有限责任公司
- 2019-01-30 - 2021-03-12 - H01L29/94
- 一种电容器结构，包括半导体衬底、设置在半导体衬底中的第一垂直扩散板、设置在半导体衬底中并围绕第一垂直扩散板的第一浅沟槽隔离(STI)结构、以及设置在半导体衬底中并围绕第一STI结构的第二垂直扩散板。第一垂直扩散板还包括作为半导体衬底的一部分的第一下部。第一下部被第一晶片背面沟槽隔离结构围绕并电隔离。第一晶片背面沟槽隔离结构与第一STI结构的底部直接接触。
- 电容结构-201910707774.0
- 游思颖;张瑞钰;陈建文 - 瑞昱半导体股份有限公司
- 2019-08-01 - 2021-02-02 - H01L29/94
- 本发明揭露了一种电容结构，其包括金属氧化物半导体电容以及金属氧化物金属电容，其中该金属氧化物半导体电容的栅电极、源电极以及漏电极为以第一金属层来制作的第一指状结构，且该金属氧化物金属电容至少包括以第二金属层来制作的第二指状结构，且该第二金属层与该第一金属层为垂直相邻的金属层。
- 提高锗Ge MOS电容器件性能的方法、系统及设备-202011156256.3
- 乌李瑛;程秀兰;瞿敏妮;付学成;马玲;权雪玲 - 上海交通大学
- 2020-10-26 - 2021-01-22 - H01L29/94
- 本发明提供了一种提高锗Ge MOS电容器件性能的方法、系统及设备。在制备锗MOS器件结构时，利用等离子增强型原子层沉积设备，通过对锗衬底进行NH
- 专利分类
- 一种Nd<sub>2</sub>O<sub>3</sub>-Yb<sub>2</sub>O<sub>3</sub>改性的La<sub>2</sub>Zr<sub>2</sub>O<sub>7</sub>-(Zr<sub>0.92</sub>Y<sub>0.08</sub>)O<sub>1.96</sub>复相热障涂层材料
- 无铅[(Na<sub>0.57</sub>K<sub>0.43</sub>)<sub>0.94</sub>Li<sub>0.06</sub>][(Nb<sub>0.94</sub>Sb<sub>0.06</sub>)<sub>0.95</sub>Ta<sub>0.05</sub>]O<sub>3</sub>纳米管及其制备方法
- 磁性材料HN(C<sub>2</sub>H<sub>5</sub>)<sub>3</sub>·[Co<sub>4</sub>Na<sub>3</sub>(heb)<sub>6</sub>(N<sub>3</sub>)<sub>6</sub>]及合成方法
- 磁性材料[Co<sub>2</sub>Na<sub>2</sub>(hmb)<sub>4</sub>(N<sub>3</sub>)<sub>2</sub>(CH<sub>3</sub>CN)<sub>2</sub>]·(CH<sub>3</sub>CN)<sub>2</sub> 及合成方法
- 一种Bi<sub>0.90</sub>Er<sub>0.10</sub>Fe<sub>0.96</sub>Co<sub>0.02</sub>Mn<sub>0.02</sub>O<sub>3</sub>/Mn<sub>1-x</sub>Co<sub>x</sub>Fe<sub>2</sub>O<sub>4</sub> 复合膜及其制备方法
- Bi<sub>2</sub>O<sub>3</sub>-TeO<sub>2</sub>-SiO<sub>2</sub>-WO<sub>3</sub>系玻璃
- 荧光材料[Cu<sub>2</sub>Na<sub>2</sub>(mtyp)<sub>2</sub>(CH<sub>3</sub>COO)<sub>2</sub>(H<sub>2</sub>O)<sub>3</sub>]<sub>n</sub>及合成方法
- 一种(Y<sub>1</sub>-<sub>x</sub>Ln<sub>x</sub>)<sub>2</sub>(MoO<sub>4</sub>)<sub>3</sub>薄膜的直接制备方法
- 荧光材料(CH<sub>2</sub>NH<sub>3</sub>)<sub>2</sub>ZnI<sub>4</sub>
- Li<sub>1.2</sub>Ni<sub>0.13</sub>Co<sub>0.13</sub>Mn<sub>0.54</sub>O<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub>复合材料的制备方法
