[发明专利]半导体集成电路及其制作方法

摘要

半导体集成电路，具备：在半导体基板(100)上形成的功率晶体管(100A)；形成在功率晶体管(100A)的正上方，作为功率晶体管(100A)的第1电极和第2电极发挥作用的多个第1金属图案及多个第2金属图案；和与多个第1金属图案中对应的第1金属图案电连接的多个第1总线(130、131)；和与多个第2金属图案电连接的单一的第2总线(150)；在多个第1总线(130、131)及单一的第2总线(150)上，各设置一个接点凸台(304)。提供在明确流入各功率晶体管的电流路线的同时，实现流入各功率晶体管的电流的最佳化，从而减少对功率晶体管的损伤或应力，并且使可靠性优异的半导体集成电路。

主权项

1.一种半导体集成电路，其特征在于，具备：功率晶体管，该功率晶体管形成在半导体基板上，并且被集成化；层间绝缘膜，该层间绝缘膜形成在所述功率晶体管上；至少一个以上的第1金属图案，这些第1金属图案由在所述层间绝缘膜中的所述功率晶体管的正上方形成的第1金属层构成，并作为所述功率晶体管的第1电极发挥作用；至少一个以上的第2金属图案，这些第2金属图案由所述第1金属层构成，并作为所述功率晶体管的第2电极发挥作用；至少一个以上的第1总线，这些第1总线由在所述层间绝缘膜中的所述第1金属层的正上方形成的第2金属层构成，并与至少一个以上的所述第1金属图案中的对应的第1金属图案电连接；单一的第2总线，该第2总线由所述第2金属层构成，并与所述至少一个以上的第2金属图案电连接；以及接点凸台，该接点凸台在所述至少一个以上的第1总线的每一个上和所述单一的第2总线上，各设置一个。