[发明专利]多芯片半导体封装件及其制法无效
| 申请号： | 02146155.4 | 申请日： | 2002-10-30 |
| 公开（公告）号： | CN1494148A | 公开（公告）日： | 2004-05-05 |
| 发明（设计）人： | 蔡宪聪;苏文生;陈坤煌;林进兴;许祐铭;吴文隆 | 申请（专利权）人： | 联测科技股份有限公司 |
| 主分类号： | H01L25/00 | 分类号： | H01L25/00;H01L23/00 |
| 代理公司： | 北京三幸商标专利事务所 | 代理人： | 刘激扬 |
| 地址： | 台湾省*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种多芯片半导体封装件及其制法，制备一具有一上表面及一下表面的基板，使至少一第一芯片接置在基板的上表面上。然后，敷设一不具导电性的材料至第一芯片及基板的上表面上的预定部位。接着，接置至少一第二芯片在不具导电性的材料上，第二芯片形成至少一不会干扰第一芯片的悬浮部分，其中，不具导电性的材料的面积是至少对应第二芯片的面积，使第二芯片的悬浮部分支撑在不具导电性的材料上。由于第二芯片完全支撑在不具导电性的材料上，能够避免第二芯片产生裂损，确保制成封装产品的结构完整及可靠性。 | ||
| 搜索关键词： | 芯片 半导体 封装 及其 制法 | ||
【主权项】：
1.一种多芯片半导体封装件，其特征在于，该半导体封装件包括：一基板，具有一上表面及一相对的下表面；至少一第一芯片，接置在该基板的上表面上；一不具导电性的材料，敷设至该第一芯片及基板的上表面上的预定部位；至少一第二芯片，接置在该不具导电性的材料上，该第二芯片至少形成一不会干扰该第一芯片的悬浮部分，其中，该不具导电性的材料的面积是至少对应于该第二芯片的面积，使该第二芯片的悬浮部分支撑在该不具导电性的材料上；以及一封装胶体，形成在该基板的上表面上，用以包覆该第一芯片与第二芯片。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联测科技股份有限公司，未经联测科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/02146155.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
