“D·帕德希”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果50个，建议您升级VIP下载更多相关专利

[发明专利]用于3D NAND的掺杂氮化硅-CN202280012129.7在审
发明人：李天洋;D·帕德希;韩新海;于航;汪传颖 -专利权人：应用材料公司
申请日： 2022-01-04 - 公布日： 2023-09-15 - 主分类号： H01L21/02 文献下载
摘要：形成半导体结构的示例性方法可包括由含硅前驱物和含氧前驱物形成氧化硅层。方法可包括由含硅前驱物、含氮前驱物和含氧前驱物形成氮化硅层。氮化硅层可由大于或约5原子％的氧浓度表征。方法还可包括重复形成氧化硅层和形成氮化硅层以产生氧化硅和氮化硅的交替层的堆叠。
用于 nand 掺杂氮化

[发明专利]控制栅极凹槽的轮廓成型-CN202180079746.4在审
发明人： A·辛格豪尔;A·邱;S-J·金;Z·赵;蒋志钧;D·帕德希;G·巴拉苏布拉马尼恩 -专利权人：应用材料公司
申请日： 2021-10-14 - 公布日： 2023-09-05 - 主分类号： H01L21/02 文献下载
摘要：示例性半导体结构和处理方法可包括形成第一半导体层的第一部分，其特征在于用于蚀刻处理的第一蚀刻速率；形成第一半导体层的第二部分，其特征在于比用于蚀刻处理的第一蚀刻速率更小的第二蚀刻速率；以及形成第一半导体层的第三部分，其特征在于比第二蚀刻速率更大的第三蚀刻速率。所述处理方法可进一步包括穿过第一半导体层蚀刻开口，其中所述开口具有高度和宽度，并且其中所述开口的特征在于所述开口的高度的中点与所述开口的端点之间的宽度变化小于或约为5埃。
控制栅极凹槽轮廓成型

[发明专利]拉伸的氮化物沉积系统和方法-CN202180086356.X在审
发明人： M·W·蒋;Y·林;K·萧;H·俞;D·帕德希;Y·刘;夏立群 -专利权人：应用材料公司
申请日： 2021-10-19 - 公布日： 2023-08-22 - 主分类号： H01L21/02 文献下载
摘要：示例性半导体处理方法可包括使可包括含氮前驱物、含硅前驱物和载气的沉积气体流至基板处理腔室的基板处理区域中。含氮前驱物与含硅前驱物的流率比可大于或约为1:1。方法可进一步包括由沉积气体产生沉积等离子体，以在基板处理腔室中的基板上形成含硅和氮的层。可用处理等离子体处理含硅和氮的层，在无含硅前驱物的情况下由载气形成所述处理等离子体。处理等离子体中载气的流率可大于沉积等离子体中载气的流率。
拉伸氮化物沉积系统方法

[发明专利]使用电容耦合等离子体的氧化硅间隙填充-CN202180084867.8在审
发明人： M·S·K·穆蒂亚拉;D·帕德希;H·俞 -专利权人：应用材料公司
申请日： 2021-11-12 - 公布日： 2023-08-15 - 主分类号： H01L21/311 文献下载
摘要：示例性沉积方法可包括经由半导体处理腔室的面板将前驱物引入半导体处理腔室的处理区域中。所述方法可包括使含氧前驱物从半导体处理腔室的基座下方流入处理区域。基座可支撑基板。基板可在基板的表面中限定沟槽。所述方法可包括在半导体处理腔室的处理区域中形成前驱物的第一等离子体。所述方法可包括在沟槽内沉积第一氧化物膜。所述方法可包括在处理区域中形成第二等离子体。所述方法可包括在使含氧前驱物流动的同时蚀刻第一氧化物膜。所述方法可包括在处理区域中重新形成第一等离子体。所述方法也可包括在经蚀刻的氧化物膜上沉积第二氧化物膜。
使用电容耦合等离子体氧化间隙填充

[发明专利]用于间隔件和硬掩模应用的硼烷介导的从硅烷和烷基硅烷物质脱氢的工艺-CN201780052875.8有效
发明人：程睿;段子青;M·嘉德瑞;P·P·杰哈;A·B·玛里克;D·帕德希 -专利权人：应用材料公司
申请日： 2017-09-05 - 公布日： 2023-08-11 - 主分类号： H01L21/02 文献下载
摘要：本文描述的实施方式总体涉及集成电路的制造，具体地涉及在半导体基板上沉积硼掺杂的非晶硅层。在一个实施方式中，提供一种在基板上形成硼掺杂的非晶硅层的方法。所述方法包括在基板上沉积预定厚度的牺牲电介质层；通过去除所述牺牲电介质层的部分以暴露所述基板的上表面而在所述基板上形成图案化特征；在所述图案化特征和所述基板的暴露上表面上保形地沉积预定厚度的硼掺杂的非晶硅层；以及使用各向异性蚀刻工艺从所述图案化特征的上表面和所述基板的所述上表面选择性地去除所述硼掺杂的非晶硅层，以提供填充在由所述硼掺杂的非晶硅层形成的侧壁间隔件内的所述图案化特征。
用于间隔硬掩模应用硼烷介导硅烷烷基物质脱氢工艺

[发明专利]以介电陈化膜陈化静电夹盘的系统与方法-CN202180078826.8在审
发明人： A·辛格豪尔;A·邱;Z·赵;S-J·金;蒋志钧;D·帕德希;G·巴拉苏布拉马尼恩 -专利权人：应用材料公司
申请日： 2021-10-12 - 公布日： 2023-08-04 - 主分类号： H01L21/687 文献下载
摘要：描述了半导体处理系统和方法，其可包括使沉积前驱物流入半导体处理腔室的基板处理区域中，其中基板处理区域包括静电夹盘。方法可进一步包括由沉积前驱物在静电夹盘上沉积陈化层以形成陈化的静电夹盘。陈化层可以由大于或约3.5的介电常数表征。方法可又进一步包括向陈化的静电夹盘施加大于或约500V的电压。陈化的静电夹盘可以由当施加电压时小于或约25mA的漏电流表征。
陈化静电系统方法

[发明专利]减少多层PECVD TEOS氧化物膜中的缺陷的方法-CN202180077769.1在审
发明人： R·豪莱德;H·俞;M·S·K·穆蒂亚拉;Z·J·叶;A·凯什里;S·卡马斯;D·R·B·拉吉;D·帕德希 -专利权人：应用材料公司
申请日： 2021-10-15 - 公布日： 2023-08-01 - 主分类号： C23C16/52 文献下载
摘要：示例性沉积方法可包括在第一电压下将半导体基板静电卡紧在半导体处理腔室的处理区域内。所述方法可包括执行沉积工艺。沉积工艺可包括在半导体处理腔室的处理区域内形成等离子体。所述方法可包括暂停等离子体在半导体处理腔室内的形成。所述方法可包括与所述暂停同时地，将静电卡紧的第一电压增大至第二电压。所述方法可包括净化半导体处理腔室的处理区域。
减少多层 pecvd teos 氧化物中的缺陷方法

[发明专利]用于静电吸盘的电源信号调节-CN202180072290.9在审
发明人： Z·J·叶;D·R·B·拉吉;R·豪莱德;A·凯什里;S·G·卡马斯;D·A·迪兹尔诺;J·C·罗查－阿尔瓦雷斯;S·斯里瓦斯塔瓦;K·R·恩斯洛;韩新海;D·帕德希;E·P·哈蒙德 -专利权人：应用材料公司
申请日： 2021-09-22 - 公布日： 2023-07-25 - 主分类号： H01L21/67 文献下载
摘要：示例性半导体处理系统可包括处理腔室及至少部分设置在处理腔室内的静电吸盘。静电吸盘可包括至少一个电极和加热器。一种半导体处理系统可包括电源，向电极提供信号来提供静电力，以将基板紧固至静电吸盘。所述系统还可包括滤波器，所述滤波器通信耦合在电源与电极之间。所述滤波器被配置为在维持基板上的静电力的同时移除因操作加热器而引入吸附信号中的噪声。滤波器可包括有源电路系统、无源电路系统或两者，并且可包括调整电路以设置滤波器的增益，使得来自滤波器的输出信号电平对应于用于滤波器的输入信号电平。
用于静电吸盘电源信号调节

[发明专利]分析平面内变形-CN202180074357.2在审
发明人：王文佼;J·马赫;韩新海;D·帕德希;T-J·龚 -专利权人：应用材料公司
申请日： 2021-11-02 - 公布日： 2023-07-18 - 主分类号： H01L21/66 文献下载
摘要：描述了用于产生校正动作的评估图的方法、系统及非暂时性计算机可读介质。一种方法包括接收包含第一组向量的第一向量图，每一向量指示在基板上的多个位置的特定位置的变形。该方法进一步包括通过旋转第一组向量中的每一向量的位置来产生包含第二组向量的第二向量图。该方法进一步包括基于第二组向量中的向量及第一组向量中的对应向量来产生包括第三组向量的第三向量图。该方法进一步包括从第一组向量中的对应向量减去第三组向量的每一向量来产生第四向量图。第四向量图指示第一向量图的平面分量。
分析平面变形

[发明专利]用于沉积高密度和高拉伸应力的膜的系统和方法-CN202180070005.X在审
发明人：杨传曦;H·俞;Y·杨;C·Y·王;A·邱;韩新海;S·G·卡马斯;D·帕德希 -专利权人：应用材料公司
申请日： 2021-08-26 - 公布日： 2023-06-23 - 主分类号： C23C16/34 文献下载
摘要：半导体处理的示例性方法可包括将含硅前驱物、含氮前驱物和双原子氢流入半导体处理腔室的处理区域。基板可以被容纳在半导体处理腔室的处理区域内。方法还可以包括形成含硅前驱物、含氮前驱物和双原子氢的等离子体。等离子体可以在15MHz以上的频率下形成。方法还可以包括将氮化硅材料沉积在基板上。
用于沉积高密度拉伸应力系统方法

[发明专利]氮化硅硼膜的沉积-CN202180055199.6在审
发明人：杨传曦;H·俞;D·帕德希 -专利权人：应用材料公司
申请日： 2021-09-08 - 公布日： 2023-05-05 - 主分类号： C23C16/34 文献下载
摘要：用于形成SiBN膜的方法包含以下步骤：在基板上的特征上沉积膜。所述方法包含以下步骤：在第一循环中，使用化学气相沉积工艺于腔室中的基板上沉积SiB层，该基板上具有至少一个特征，该至少一个特征包含上表面、底表面及侧壁，而SiB层形成于上表面、底表面及侧壁上。在第二循环中，用包含含氮气体的等离子体处理SiB层，以形成共形的SiBN膜。
氮化硅硼膜沉积

[发明专利]用于实现高温处理而没有腔室漂移的方法-CN201780082344.3有效
发明人： M·W·蒋;P·P·杰哈;D·帕德希 -专利权人：应用材料公司
申请日： 2017-12-18 - 公布日： 2023-04-14 - 主分类号： H01L21/02 文献下载
摘要：本公开内容的实现方式提供用于在处理腔室中处理基板的方法。在一个实现方式中，所述方法包括：(a)在第一腔室压力下使用第一高频RF功率在第一基板上沉积介电层；(b)在第二腔室压力下在所述第一基板之后的N个基板上顺序地沉积介电层，其中N是5至10的整数，并且其中沉积N个基板中的每个基板包括使用第二高频RF功率，所述第二高频RF功率具有比所述第一高频RF功率的功率密度低约0.21W/cm2至约0.35W/cm2的功率密度；(c)在不存在基板的情况下执行腔室清洁工艺；以及(d)重复(a)至(c)。
用于实现高温处理没有漂移方法

[发明专利]用于沉积低介电常数介电膜的系统和方法-CN202180019623.1在审
发明人： S·慕克吉;K·S·伊姆;D·帕德希;A·A·坎古德;R·拉杰夫;S·乔杜里 -专利权人：应用材料公司
申请日： 2021-02-17 - 公布日： 2022-10-25 - 主分类号： C23C16/40 文献下载
摘要：形成含硅和碳材料的示例性方法可包括：将含硅和碳前驱物流入半导体处理腔室的处理区域内。基板可容置于半导体处理腔室的处理区域内。所述方法可包括：在处理区域内形成含硅和碳前驱物的等离子体。可在高于15MHz的频率下形成等离子体。所述方法可包括：将含硅和碳材料沉积于基板上。所沉积的含硅和碳材料的特征在于：低于或约3.0的介电常数。
用于沉积介电常数介电膜系统方法

[发明专利]用于等离子体沉积的初始调制-CN202080088923.0在审
发明人： M·S·K·穆蒂亚拉;S·卡玛斯;D·帕德希 -专利权人：应用材料公司
申请日： 2020-11-24 - 公布日： 2022-08-05 - 主分类号： C23C16/505 文献下载
摘要：示例性沉积方法可包括在半导体处理腔室的处理区域内形成含氧前驱物的等离子体。处理区域可在基板支撑件上容纳半导体基板。所述方法可包括，在保持含氧前驱物的等离子体的同时，使含硅前驱物以第一流率流入半导体处理腔室的处理区域。方法可包括在时间段内使含硅前驱物的第一流率斜变(ramping)为第二流率，第二流率大于第一流率。方法可包括在半导体基板上沉积含硅材料。
用于等离子体沉积初始调制

[发明专利]多区静电吸盘-CN202080088027.4在审
发明人： M·S·K·穆蒂亚拉;S·卡玛斯;D·帕德希 -专利权人：应用材料公司
申请日： 2020-12-15 - 公布日： 2022-07-29 - 主分类号： H01L21/683 文献下载
摘要：示例性的半导体处理腔室可包含底座，底座包含平台，平台被配置为跨平台的表面支撑半导体基板。腔室可包括第一导电网，第一导电网结合在平台内并且构造成用作第一吸附网。第一导电网可以跨平台径向延伸。腔室可包括第二导电网，第二导电网结合在平台内并且构造成用作第二吸附网。第二导电网的特征可在于环形。第二导电网可设置在第一导电网和平台的表面之间。
静电吸盘

1
2
3
4
下一页»
尾页
共 50 条