“韩秋华”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果294个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的制造方法-CN201310066831.4有效
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-03-01 - 公布日： 2017-11-14 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种半导体器件的制造方法，在半导体衬底上形成牺牲材料层并进行回刻蚀形成牺牲层，然后刻蚀形成间隙壁和凹槽，并去除剩余的牺牲层形成开口，所述开口和凹槽大致呈Σ状，由此可形成大致呈Σ状的锗硅层。相比于传统的锗硅层，大致呈Σ状的锗硅层压应力更大，可显著提高PMOS晶体管的性能。
半导体器件制造方法

[发明专利]一种半导体器件的制造方法-CN201210568208.4有效
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-12-24 - 公布日： 2017-11-10 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括步骤S101提供半导体衬底，在所述半导体衬底上形成硬掩膜；步骤S102在所述硬掩膜和半导体衬底中形成浅沟槽隔离；步骤S103通过直接自组装图形化工艺在半导体衬底上形成第二掩膜，利用所述第二掩膜对所述半导体衬底进行刻蚀，形成超浅沟槽隔离沟槽以及位于其两侧的条状图案；步骤S104在所述超浅沟槽隔离沟槽内形成超浅沟槽隔离。本发明的半导体器件的制造方法，由于采用了先形成浅沟槽隔离，再形成超浅沟槽隔离的方式制造沟道分段的晶体管，避免了采用双重图形技术容易造成浅沟槽隔离与超浅沟槽隔离重叠的问题，提高了半导体器件的良率。
一种半导体器件制造方法

[外观设计]拖鞋（2）-CN201730118327.3有效
发明人： 韩秋华 -专利权人： 韩秋华
申请日： 2017-04-12 - 公布日： 2017-10-31 - 主分类号： 02-04 文献下载
摘要：1.本外观设计产品的名称拖鞋（2）；2.本外观设计产品的用途本外观设计产品用于穿着；3.本外观设计的设计要点本外观设计产品的形状、图案及其结合；4.最能表明设计要点的图片或照片主视图；5.省略视图其它视图无设计要点，故省略；6.请求保护的外观设计包含色彩。
拖鞋

[外观设计]拖鞋（3）-CN201730118328.8有效
发明人： 韩秋华 -专利权人： 韩秋华
申请日： 2017-04-12 - 公布日： 2017-10-31 - 主分类号： 02-04 文献下载
摘要：1.本外观设计产品的名称拖鞋（3）；2.本外观设计产品的用途本外观设计产品用于穿着；3.本外观设计的设计要点本外观设计产品的形状、图案及其结合；4.最能表明设计要点的图片或照片主视图；5.省略视图其它视图无设计要点，故省略；6.请求保护的外观设计包含色彩。
拖鞋

[外观设计]拖鞋（1）-CN201730118329.2有效
发明人： 韩秋华 -专利权人： 韩秋华
申请日： 2017-04-12 - 公布日： 2017-10-31 - 主分类号： 02-04 文献下载
摘要：1.本外观设计产品的名称拖鞋（1）；2.本外观设计产品的用途本外观设计产品用于穿着；3.本外观设计的设计要点本外观设计产品的形状、图案及其结合；4.最能表明设计要点的图片或照片主视图；5.省略视图其它视图无设计要点，故省略；6.请求保护的外观设计包含色彩。
拖鞋

[发明专利]一种半导体器件及其制造方法-CN201310410801.0有效
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-09-10 - 公布日： 2017-10-20 - 主分类号： H01L27/146 文献下载
摘要：本发明提供一种半导体器件及其制造方法，所述制造方法包括提供半导体衬底，在其NMOS区和PMOS区上形成伪栅极结构；同时去除位于NMOS区和PMOS区的伪栅极结构中的牺牲介电层和牺牲栅极材料层以形成凹槽；在凹槽中形成高k介电层和第一金属栅极；形成仅覆盖NMOS区的硬掩膜层作为掩膜，去除位于PMOS区的第一金属栅极和高k介电层，在半导体衬底中形成沟道凹槽；在沟道凹槽的底部形成另一高k介电层和第二金属栅极，去除硬掩膜层。根据本发明，可以独立地调节分别形成于NMOS区和PMOS区的第一功函数设定金属层和第二功函数设定金属层的功函数，通过减少一次掩膜光刻工序降低去除牺牲介电层和牺牲栅极材料层的工艺成本，显著提升嵌入式锗硅层施加于PMOS区的沟道区的应力。
一种半导体器件及其制造方法

[发明专利]多栅极场效应晶体管的形成方法-CN201310170459.1有效
发明人： 韩秋华;张翼英 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-05-09 - 公布日： 2017-09-26 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种多栅极场效应晶体管的形成方法，包括提供衬底，在衬底内形成至少两个第一凹槽，相邻两个第一凹槽间为第一凸起结构，除第一凹槽外的衬底表面具有掩膜层；以掩膜层为掩膜，刻蚀第一凸起结构长度方向的侧壁，形成第二凸起结构，相邻两个第二凸起结构间为第二凹槽；去除掩膜层，在第二凹槽内形成介质层，介质层高度低于第二凸起结构高度，高于介质层的第二凸起结构部分为第三凸起结构；在介质层和第三凸起结构的表面形成栅极结构，栅极结构横跨在第三凸起结构上，在栅极结构两侧形成源极和漏极。将第一凸起结构的宽度尺寸变小，后续形成的沟道区容易达到全耗尽，有利于减小漏电流和增大驱动电流。
栅极场效应晶体管形成方法

[发明专利]一种半导体器件及其制造方法-CN201310411062.7有效
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-09-10 - 公布日： 2017-09-01 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种半导体器件及其制造方法，所述制造方法包括提供形成有具有多个用于形成浅沟槽隔离结构的沟槽图案的硬掩膜层的半导体衬底；以硬掩膜层为掩膜，蚀刻半导体衬底以形成沟槽；在沟槽的侧壁和底部形成衬里氧化层；沉积抗反射介电层，覆盖硬掩膜层和衬里氧化层；沉积第一隔离材料层，覆盖抗反射介电层的同时部分填充沟槽；回蚀刻第一隔离材料层，露出抗反射介电层的位于沟槽之外的部分；沉积第二隔离材料层，完全填充沟槽；执行研磨直至露出硬掩膜层时终止，并去除硬掩膜层。根据本发明形成的浅沟槽隔离结构顶部与半导体衬底之间不存在氧化物和硅材料的界面，可以避免实施阱区注入时形成的遮蔽浅沟槽隔离结构的光刻胶层发生层离现象。
一种半导体器件及其制造方法

[发明专利]一种半导体器件的制造方法-CN201210568218.8有效
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-12-24 - 公布日： 2017-08-01 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括步骤S101提供半导体衬底，在所述半导体衬底上形成硬掩膜；步骤S102在所述硬掩膜和半导体衬底中形成浅沟槽隔离；步骤S103在所述半导体衬底中形成超浅沟槽隔离以及位于其两侧的条状图案。本发明的半导体器件的制造方法，由于采用了先形成浅沟槽隔离，再形成超浅沟槽隔离的方式制造沟道分段的晶体管，避免了现有技术中采用双重图形技术容易造成浅沟槽隔离与超浅沟槽隔离重叠的问题，提高了半导体器件的良率。
一种半导体器件制造方法

[发明专利]鳍部的形成方法和鳍式场效应管的形成方法-CN201610015659.3在审
发明人： 韩秋华;吴端毅 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-01-11 - 公布日： 2017-07-18 - 主分类号： H01L21/336 文献下载
摘要：一种鳍部的形成方法和鳍式场效应管的形成方法。其中，所述鳍部的形成方法包括提供半导体衬底，半导体衬底包括第一区和第二区；在第一区的表面和第二区的表面形成硬掩膜层；刻蚀硬掩膜层，直至形成位于硬掩膜层中的开口；沿开口刻蚀半导体衬底，直至形成沟槽，相邻沟槽之间的剩余半导体衬底成为鳍部；在沟槽和开口内填充满隔离材料；进行平坦化处理，直至隔离材料的表面与硬掩膜层的表面齐平；在位于第一区上的隔离材料和硬掩膜层上形成光刻胶层；以光刻胶层为掩模，刻蚀位于第二区的隔离材料、硬掩膜层和鳍部，直至去除位于第二区的鳍部；进行热退火处理。所述形成方法消除了稀疏鳍负载效应，简化了工艺过程，降低了工艺难度，提高了工艺效率。
形成方法场效应

[发明专利]条形结构的形成方法-CN201310232124.8有效
发明人：孟晓莹;韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-06-09 - 公布日： 2017-07-14 - 主分类号： H01L21/02 文献下载
摘要：一种条形结构的形成方法，先在待刻蚀薄膜表面形成第一条形的硬掩膜图案，然后在第一条形的硬掩膜图案表面形成具有条形开口的第二光刻胶图形，由于后续会在所述第二光刻胶图形表面形成聚合物层，因此，利用光刻工艺形成的第二光刻胶图形的条形开口的宽度可以较宽，光刻难度较小，且后续可以利用所述聚合物层缩小所述条形开口的宽度，使得最终刻蚀形成的位于同一直线的两个条形结构端点之间的距离可以非常小。同时由于光刻工艺形成的第二光刻胶图形的条形开口的宽度较大，不需要使用硬度较小、厚度较小的光刻胶，使得位于同一直线的条形结构之间的侧壁形貌较佳，位于同一直线的条形结构不会发生短路。
条形结构形成方法

[发明专利]间隙壁去除方法-CN201310066832.9有效
发明人： 韩秋华;张翼英 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-03-01 - 公布日： 2017-07-11 - 主分类号： H01L21/311 文献下载
摘要：本发明提供了一种间隙壁去除方法，在半导体衬底上形成DUO材料层并进行回刻蚀形成刻蚀阻挡层，所述刻蚀阻挡层覆盖隔离结构和金属硅化物层，由于所述刻蚀阻挡层的遮挡，利用磷酸溶液去除间隙壁的过程中，磷酸溶液不会对STI/SiGe界面处的SiGe造成损伤，有利于提高器件的性能。
间隙去除方法

[发明专利]一种高k/金属栅极结构及其制作方法-CN201310231660.6有效
发明人： 韩秋华;林益世 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-06-09 - 公布日： 2017-06-13 - 主分类号： H01L29/423 文献下载
摘要：本发明提供一种高k/金属栅极结构及其制作方法，所述方法包括提供半导体衬底；在所述半导体衬底上依次形成高k介电层、覆盖层、伪栅极层和硬掩膜层；在所述硬掩膜层上形成具有栅极图形的光刻胶层；以所述光刻胶层为掩膜依次刻蚀所述硬掩膜层、所述伪栅极层和所述覆盖层，停止于所述高k介电层表面；刻蚀所述伪栅极层以减小所述伪栅极层的特征尺寸；刻蚀所述高k介电层；选择性刻蚀所述覆盖层。根据本发明，可以准确控制高k介电层相对栅极层的突出量，并可以使覆盖层不突出于栅极层，从而避免出现短路故障，实现更好的器件性能。
一种金属栅极结构及其制作方法

[发明专利]互连结构的形成方法-CN201310342918.X有效
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-08-07 - 公布日： 2017-06-13 - 主分类号： H01L21/768 文献下载
摘要：一种互连结构的形成方法，包括提供具有第一金属层的半导体衬底，在半导体衬底表面依次形成阻挡层、介质层、保护层、第一金属掩膜层和第二金属掩膜层；在第一金属掩膜层及第二金属掩膜层内形成第一开口；在第二金属掩膜层表面形成具有第二开口的掩膜层，所述第二开口暴露出保护层；沿第二开口依次刻蚀保护层及介质层；沿所述第一开口刻蚀介质层，至暴露出阻挡层，在介质层内形成大马士革开口；去除第二金属掩膜层；去除位于大马士革开口底部的阻挡层，至暴露出第一金属层；在所述大马士革开口内填充第二金属层。本发明形成的互连结构击穿电压高，抗时间相关介质击穿能力强，互连结构的可靠性高。
互连结构形成方法

[发明专利]NMOS晶体管及其制作方法-CN201210516329.4有效
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-12-05 - 公布日： 2017-06-13 - 主分类号： H01L21/336 文献下载
摘要：本发明的技术方案提供了NMOS晶体管及其制作方法，其中，所述NMOS晶体管的制作方法包括提供半导体衬底；在所述半导体衬底上形成栅极结构，在栅极结构两侧的半导体衬底内形成源极和漏极；形成拉应力层，所述拉应力层覆盖所述栅极结构和所述半导体衬底；去除覆盖在所述栅极结构上方的拉应力层；在栅极结构上方处形成压应力层。本发明通过去除栅极上方的具有拉应力的应力层，再形成的具有压应力的应力层，使其可以直接对栅极产生向下的压力，从而使得栅极对衬底会产生向下的压力，从而转化为沿沟道长度方向的张应力，使得沟道中电子的迁移率进一步增大，从而使得NMOS晶体管具有更高的运转速度。
nmos 晶体管及其制作方法