“韩秋华”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果294个，建议您升级VIP下载更多相关专利

[发明专利]一种制作半导体器件的方法-CN201310239431.9在审
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-06-17 - 公布日： 2014-12-24 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种制作半导体器件的方法，包括下列步骤，提供半导体衬底，在所述半导体上依次形成栅氧化层和虚拟栅极；在所述栅氧化层和所述虚拟栅极的两侧形成栅极间隙壁；在所述虚拟栅极、所述栅极间隙壁和所述半导体衬底上形成接触孔刻蚀停止层；在所述接触孔刻蚀停止层上形成层间介电层；执行平坦化工艺，以露出所述虚拟栅极、所述栅极间隙壁和所述接触孔刻蚀停止层；对露出的所述栅极间隙壁、所述接触孔刻蚀停止层和所述层间介电层进行碳注入。根据本发明的方法通过采用全面碳注入处理半导体器件以解决在刻蚀去除虚拟栅极和栅氧化层的过程中损耗接触孔刻蚀停止层和栅极间隙壁结构的问题，以避免产生金属残余物，提高半导体器件的整体性能，提高半导体的良品率。
一种制作半导体器件方法

[发明专利]晶体管的形成方法-CN201310224047.1在审
发明人： 韩秋华;孟晓莹 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-06-05 - 公布日： 2014-12-17 - 主分类号： H01L21/336 文献下载
摘要：一种晶体管的形成方法，包括：提供衬底，衬底具有第一有源区和第二有源区，第一有源区和第二有源区的类型相反；在衬底上形成具有第一伪栅沟槽和第二伪栅沟槽的层间介质层，第一伪栅沟槽位于第一有源区，第二伪栅沟槽位于第二有源区；形成栅介质层，栅介质层覆盖层间介质层、第一伪栅沟槽的侧壁和底部、第二伪栅沟槽的侧壁和底部；在栅介质层上形成功函数层、位于功函数层上的帽层；形成图形化的光刻胶层；刻蚀去除第二伪栅沟槽中的功函数层和帽层；去除图形化的光刻胶层，之后，刻蚀去除层间介质层上、第一伪栅沟槽中的帽层；在第一伪栅沟槽中形成栅极。帽层用于避免去除图形化的光刻胶层时功函数层遭到损伤，保证功函数层的完整性。
晶体管形成方法

[发明专利]PMOS晶体管的制作方法-CN201310190613.1有效
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-05-21 - 公布日： 2014-12-03 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种PMOS晶体管的制作方法，提供衬底，在衬底上形成栅极，在栅极周围形成第一侧墙，在两个相邻第一侧墙之间的衬底上形成保护层；在第一侧墙周围形成牺牲侧墙，牺牲侧墙底部在保护层上；以牺牲侧墙为掩膜，刻蚀保护层和衬底，在衬底内形成碗状或矩形凹槽；刻蚀去除碗状或矩形凹槽表面暴露在空气中形成的氧化物，在刻蚀过程中，保护层保护牺牲侧墙底部；去除氧化物后，刻蚀碗状或矩形凹槽形成sigma形凹槽；在sigma形凹槽内形成半导体材料；形成半导体材料后，去除牺牲侧墙，在第一侧墙周围形成第二侧墙；以第二侧墙为掩膜，对半导体材料进行离子注入形成源极和漏极。采用本发明的方法可以提高形成的PMOS晶体管性能。
pmos 晶体管制作方法

[发明专利]PMOS晶体管的制作方法-CN201310169514.5有效
发明人： 韩秋华;隋运奇 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-05-09 - 公布日： 2014-11-12 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种PMOS晶体管的制作方法，包括：在衬底上形成栅极，栅极周围形成第一侧墙，第一侧墙为叠层结构，第一侧墙底部衬底被氧化形成氧化物；以第一侧墙为掩膜刻蚀第一侧墙两侧衬底，形成第一凹槽，第一凹槽表面暴露在空气中形成氧化物；湿法腐蚀去除第一凹槽表面的氧化物，刻蚀第一凹槽形成第二凹槽，第二凹槽部分开口在第一侧墙底部；在第二凹槽内形成第一半导体材料；去除第一侧墙最外层，使第二凹槽开口完全露出；在剩余第一侧墙之间衬底上形成第二半导体材料；去除剩余的第一侧墙，在栅极周围形成第二侧墙，以第二侧墙为掩膜对第一和第二半导体材料进行离子注入，形成源极和漏极。采用本发明的方法可以提高PMOS的性能。
pmos 晶体管制作方法

[发明专利]一种半导体器件的制备方法-CN201310076609.2在审
发明人：隋运奇;韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-03-11 - 公布日： 2014-09-17 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种半导体器件的制备方法，包括：提供半导体衬底，所述半导体衬底上至少形成栅极结构；蚀刻所述半导体衬底，以在所述栅极结构的两侧形成第一沟槽；在所述栅极结构以及所述第一沟槽的侧壁上形成阻挡层，进而形成第二沟槽；执行湿法蚀刻，以平坦化所述第二沟槽的底部；去除所述阻挡层；在所述第二沟槽中沉积应力层。在本发明中在形成所述第一沟槽后，在所述沟槽的侧壁上形成阻挡层，进而形成第二沟槽，并且对所示第二沟槽的底部表面进行平坦化，降低了所述第二沟槽底部水平面粗糙度，确保了在后续工艺中沉积的应力层的表面更加光滑均一，降低所述应力层表面的粗糙度，提高SiC层的沉积品质，进而提高器件的性能以及良率。
一种半导体器件制备方法

[发明专利]一种半导体器件的制造方法-CN201310023827.X在审
发明人：隋运奇;孟晓莹;韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-01-22 - 公布日： 2014-07-23 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底的源/漏区中形成碗状凹槽；依次执行一湿法清洗过程、一蚀刻后处理过程和一表面清洗过程，所述蚀刻后处理过程包括先后执行的高温热退火过程和氢气还原处理过程；蚀刻所述碗状凹槽，以形成∑状凹槽。根据本发明，所述高温退火工艺可以改善所述碗状凹槽的表面粗糙度，所述氢气还原处理工艺可以消除蚀刻气体中的氧或氮对所述碗状凹槽的表面造成的掺杂污染，从而改善后续湿法蚀刻所述碗状凹槽的工艺窗口。
一种半导体器件制造方法

[发明专利]含应变硅层的半导体器件的形成方法-CN201310009788.8有效
发明人： 韩秋华;黄敬勇 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-01-10 - 公布日： 2014-07-16 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种含应变硅层的半导体器件的形成方法，该方法利用一个硬掩模层同时定义出NMOS晶体管区域的被施加张应力的应变硅层的位置，及PMOS晶体管区域的被施加压应力的应变硅层的位置，故使NMOS晶体管区域的被施加张应力的应变硅层与PMOS晶体管区域的被施加压应力的应变硅层之间的相对位置满足要求，从而提高了含应变硅层的半导体器件的成品率及产品性能。
应变半导体器件形成方法

[发明专利]共用栅极的半导体结构及对应的形成方法-CN201310011743.4有效
发明人： 韩秋华;孟晓莹 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-01-11 - 公布日： 2014-07-16 - 主分类号： H01L21/8232 文献下载
摘要：一种共用栅极的半导体结构及对应的形成方法，所述形成方法包括：形成相连接的第一金属栅极和第二金属栅极后，通过至少在相连接的第一金属栅极和第二金属栅极的交界处形成导电材料层，使得所述导电材料层一端与第一金属栅电极相连接，一端与第二金属栅电极相连接，可以有效降低第一金属栅电极与第二金属栅电极之间的电阻，从而使得共用栅极的NMOS晶体管的栅极电压与PMOS晶体管的栅极电压相同。
共用栅极半导体结构对应形成方法

[发明专利]一种半导体器件及其制造方法-CN201210568155.6有效
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-12-24 - 公布日： 2014-07-02 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种半导体器件及其制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，在去除伪栅极的工艺步骤之前，增加了在接触孔刻蚀阻挡层的上方形成保护层的工艺。该方法避免了在去除伪栅极的工艺中在接触孔刻蚀阻挡层的上方形成凹陷，进而避免了在形成金属栅极的工艺中在接触孔刻蚀阻挡层的上方形成金属残留，在一定程度上避免了漏电流的产生，提高了半导体器件的性能。本发明的半导体器件，在接触孔刻蚀阻挡层上方形成有保护层。该半导体器件由于具有保护层，保证了在接触孔刻蚀阻挡层上方不会形成金属残留，在一定程度上避免了漏电流的产生，提高了半导体器件的性能。
一种半导体器件及其制造方法

[发明专利]金属栅极的形成方法-CN201210553000.5有效
发明人： 韩秋华;孟晓莹 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-12-18 - 公布日： 2014-06-18 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种金属栅极的形成方法，包括：在衬底上形成伪栅极层，在所述伪栅极层的两侧形成侧墙；移除所述伪栅极层，以在所述侧墙间形成栅极沟槽；沉积功函数金属，以在所述栅极沟槽的底部及侧壁形成功函数金属层，所述栅极沟槽底部及侧壁的所述功函数金属层围成凹槽；形成保护层填充所述凹槽，然后进行平坦化；蚀刻位于所述栅极沟槽侧壁的所述功函数金属层以形成凹陷；去除所述保护层，使所述凹槽和所述凹陷连接形成缺口；沉积金属材料填充所述缺口。本发明提供的金属栅极的形成方法相应的工艺步骤扩大了金属栅极材料进行填充时的开口，从而使得所形成的金属栅极内部不会出现空隙。
金属栅极形成方法

[发明专利]NMOS晶体管、CMOS晶体管及两者的制作方法-CN201210516327.5在审
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-12-05 - 公布日： 2014-06-11 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种NMOS晶体管、CMOS晶体管及两者的制作方法。其中，所述NMOS晶体管的制作方法包括：提供半导体衬底；在所述半导体衬底上形成栅极结构，以及在栅极结构两侧形成源极和漏极；形成张应力层，所述张应力层覆盖所述栅极结构和所述半导体衬底；去除覆盖在所述栅极结构上方和栅极结构两侧的至少部分的张应力层；在栅极结构两侧被去除所述张应力层处形成压应力层。通过把NMOS晶体管侧墙位置处的张应力层换成压应力层，除去了侧墙位置处的张应力层对NMOS晶体管的带来的负面影响，并且侧墙位置处的压应力层可以对衬底产生直接的压力，迫使沟道产生与受到的压力方向垂直的张力，进一步提高NMOS晶体管中电子的迁移率。
nmos 晶体管 cmos 两者制作方法

[发明专利]半导体器件及其制作方法-CN201210492739.X有效
发明人： 韩秋华;林益世 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-11-27 - 公布日： 2014-06-04 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种半导体器件及其制作方法，该方法在以经过洗边处理的图形化光刻胶层为掩模刻蚀层间介质层以形成接触孔的步骤中，层间介质层中对应半导体衬底边缘区域的部分也会被去除，致使半导体衬底的边缘区域暴露出来，在层间介质层及接触孔上形成第二粘连层之前，先在半导体衬底的边缘区域上形成一层第一粘连层，这样半导体衬底边缘区域与第二粘连层之间形成有第一粘连层，而第一粘连层与第二粘连层之间具有良好的粘附效果，因此，在形成第二粘连层的后续工艺中，第二粘连层中对应半导体衬底边缘区域的部分不会出现剥落的问题，因而不会产生剥落的粘连层所导致的一系列问题。
半导体器件及其制作方法

[实用新型]潜层式农田丰产永久性排水沟-CN201320809220.X有效
发明人： 韩秋华 -专利权人： 韩秋华
申请日： 2013-12-10 - 公布日： 2014-05-21 - 主分类号： E02B11/00 文献下载
摘要：一种潜层式农田丰产永久性排水沟，由上至下依次排列包括有隔离层，第一过滤层，第二过滤层，第三过滤层，所述隔离层由稻草或秸秆构成，所述第一过滤层由小石子构成，所述第二过滤层由小石子或中石子构成，所述第三过滤层由大石子构成，所述隔离层上覆盖土壤耕作层，在所述第三过滤层与沟底部之间设置支架，所述支架与沟底部之间形成可供水流动的流水沟，所述支架分布多条上下通透的流水缝隙或孔洞。本实用新型具有排水能力持久，水流顺畅，高效降低地上、地下水位，建造方便，省时省力且坚固耐用。
潜层式农田丰产永久性排水沟

[发明专利]高k金属栅极结构及其制造方法-CN201210422214.9有效
发明人：李凤莲;倪景华;韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-10-30 - 公布日： 2014-05-14 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种制造高k金属栅极结构的方法，包括：在半导体衬底上依次形成界面层、高k介电层、底部TiN层/TaN层/顶部TiN层、替代栅极层；根据要形成的栅极图案对半导体衬底上的各层进行刻蚀；形成源漏区；依次沉积接触刻蚀停止层和层间介电层；利用替代栅极层作为停止层进行平坦化；利用干法刻蚀工艺去除替代栅极层和部分的顶部TiN层；利用湿法刻蚀工艺去除顶部TiN层的剩余部分；沉积金属以及平坦化形成金属栅极层。
金属栅极结构及其制造方法

[发明专利]半导体器件及半导体器件的制造方法-CN201210406251.0有效
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-10-22 - 公布日： 2014-05-07 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种半导体器件及半导体器件的制造方法。其中该半导体器件的制造方法包括提供具有半导体层的绝缘体上半导体，图案化所述半导体层以在所述半导体层上形成凹槽，两个相邻所述凹槽之间为凸起；形成应力改变层覆盖所述凹槽和所述凸起；图案化所述应力改变层以在所述应力改变层上形成沟槽，所述应力改变层被所述沟槽限定出应力改变层侧壁；形成绝缘侧墙于所述应力改变层侧壁；形成栅介电层覆盖所述凸起暴露出的部分；形成栅电极层覆盖所述栅介电层。本发明所提供的半导体器件的制造方法通过设置该应力改变层来调整半导体器件多数载流子的迁移率，改善该半导体器件的电性能。
半导体器件制造方法