“谢铭峰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果32个，建议您升级VIP下载更多相关专利

[发明专利]集成电路布局以及具有双重图案的方法-CN202010259126.6有效
发明人： 谢铭峰;刘如淦;谢弘璋;高蔡胜;辜耀进 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-11-22 - 公布日： 2023-05-23 - 主分类号： H01L21/308 文献下载
摘要：本发明提供了用于集成电路(IC)的方法的一个实施例。该方法包括通过第一光刻工艺在衬底上形成心轴图案；在心轴图案的侧壁上形成第一间隔件图案；去除心轴图案；在第一间隔件图案的侧壁上形成第二间隔件图案；去除第一间隔件图案；以及将第二间隔件图案用作蚀刻掩模来蚀刻衬底。本发明还公开了集成电路布局以及具有双重图案结构的方法。
集成电路布局以及具有双重图案方法

[发明专利]图案化鳍式场效应晶体管（FINFET）器件的多个部件的方法-CN201410808179.3有效
发明人：伍海涛;吕奎亮;谢铭峰;刘如淦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-22 - 公布日： 2019-06-21 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了用于图案化鳍式场效应晶体管(FinFET)器件的鳍的方法。一种示例性方法包括：提供半导体衬底，在半导体衬底上形成多个细长突出物，细长突出物在第一方向上延伸，以及形成覆盖细长突出物的第一部分的掩模，该掩模由具有第一蚀刻速率的第一材料形成。该方法也包括：形成围绕掩模的间隔件，间隔件由蚀刻速率低于第一材料的蚀刻速率的第二材料形成，掩模和间隔件一起覆盖细长突出物的第二部分，细长突出物的第二部分大于细长突出物的第一部分。而且，该方法包括去除多个细长突出物的未由掩模和间隔件覆盖的剩余部分。
图案化鳍式场效应晶体管 finfet 器件部件方法

[发明专利]半导体集成电路制造的方法-CN201410373394.5有效
发明人： 谢铭峰;曾文弘;谢弘璋 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-07-31 - 公布日： 2018-08-07 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种制造半导体集成电路(IC)的方法。提供了第一导电部件和第二导电部件。在第一导电部件上形成第一硬掩模(HM)。在第一和第二导电部件上方形成图案化的介电层，第一开口暴露第二导电部件。在第一开口中形成第一金属插塞以与第一导电部件接触。在第一金属插塞上形成第二HM，并且在衬底上方形成另一个图案化的介电层，第二开口暴露出第一金属插塞与第一导电部件的子集。在第二开口中形成第二金属插塞。
半导体集成电路制造方法

[发明专利]制造鳍式场效应晶体管器件的方法-CN201410010730.X有效
发明人： 谢铭峰;曾文弘;林宗桦;谢弘璋 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-01-09 - 公布日： 2017-11-21 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了制造鳍式场效应晶体管器件的方法。该方法包括在衬底上方形成芯轴部件，以及实施第一切割去除芯轴部件以形成第一间隔。该方法还包括实施第二切割去除芯轴部件的一部分以形成线端和端部与端部间间隔。在第一切割和第二切割之后，使用具有第一间隔和端部与端部间间隔的芯轴部件作为蚀刻掩模，蚀刻衬底，以形成鳍。沉积间隔件层以完全填充在相邻鳍之间的间隔中，并覆盖与第一间隔和端部与端部间间隔相邻的鳍的侧壁。蚀刻间隔件层以在与第一间隔和端部与端部间间隔相邻的鳍上形成侧壁间隔件，以及在第一间隔和端部与端部间间隔中形成隔离沟槽。
制造场效应晶体管器件方法

[发明专利]制造FINFET器件的方法-CN201410048881.4有效
发明人： 谢铭峰;谢弘璋;吴汉威 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-02-12 - 公布日： 2017-10-20 - 主分类号： H01L21/77 文献下载
摘要：本发明公开一种制造鳍式场效应晶体管（FinFET）器件的方法。在衬底上形成多个芯轴部件。沿着芯轴部件的侧壁形成第一间隔件且沿着第一间隔件的侧壁形成第二间隔件。两个相邻的背对背的第二间隔件在衬底的第一区域中以间隙间隔开且在衬底的第二区域中合并在一起。在间隙中形成介电部件且在衬底的第三区域中形成介电台状件。在第一切割过程中去除第一间隔件的第一子集。通过使用第一间隔件和介电部件作为蚀刻掩模蚀刻衬底来形成鳍和沟槽。
制造 finfet 器件方法

[发明专利]用于集成电路设计的间隔蚀刻工艺-CN201410056283.1有效
发明人：刘如淦;张世明;谢艮轩;谢铭峰;赖志明;高蔡胜;李佳颖;谢志宏;李忠儒;蔡政勋;包天一;眭晓林 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-02-19 - 公布日： 2017-04-12 - 主分类号： H01L21/3105 文献下载
摘要：一种形成目标图案的方法，该方法包括在衬底上形成第一材料层；使用第一布局实施第一图案化工艺以在第一材料层中形成多个第一沟槽；使用第二布局实施第二图案化工艺以在第一材料层中形成多个第二沟槽；在多个第一沟槽和多个第二沟槽的侧壁上均形成间隔部件，间隔部件具有厚度；去除第一材料层；将间隔部件用作蚀刻掩模以蚀刻衬底；以及去除间隔部件。从而形成具有第一布局和第二布局的目标图案。本发明还提供了用于集成电路设计的间隔蚀刻工艺。
用于集成电路设计间隔蚀刻工艺

[发明专利]用于半导体器件制造的图案化方法-CN201310348994.1有效
发明人：黄彦钧;谢铭峰;赖志明;谢艮轩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-08-12 - 公布日： 2017-03-01 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种用于半导体制造的图案化方法，包括在半导体衬底上形成具有第一开口的第一图案。然后填充第一开口。在半导体衬底上形成第一部件和第二部件的第二图案，填充后的开口介入其中。然后在填充后的开口、第一部件和第二部件的侧壁上形成间隔件元件。在形成间隔件元件之后，去除构成第一部件和第二部件的材料以形成第二开口和第三开口。将填充后的开口、第二开口和第三开口用作掩模元件来蚀刻衬底的目标层。
用于半导体器件制造图案方法

[发明专利]用于集成电路图案化的方法-CN201410795211.9在审
发明人：吴杰翰;李忠儒;蔡政勋;谢铭峰;刘如淦;包天一;眭晓林 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-18 - 公布日： 2015-06-24 - 主分类号： H01L21/027 文献下载
摘要：一种形成目标图案的方法包括利用第一掩模在衬底上方形成多条线并且在衬底上方、多条线上方和多条线的侧壁上形成第一间隔件层。多条线被去除，从而在衬底上方提供图案化的第一间隔件层。该方法还包括在衬底上方、图案化的第一间隔件层上方和图案化的第一间隔件层的侧壁上形成第二间隔件层，并利用第二掩模在第二间隔件层上方形成图案化的材料层。借此，图案化的材料层和第二间隔件层共同地限定多个沟槽。本发明涉及用于集成电路图案化的方法。
用于集成电路图案方法

[发明专利]形成图案的机制-CN201410693637.3在审
发明人：刘如淦;林仲德;谢铭峰;高蔡胜;张世明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-11-26 - 公布日： 2015-06-03 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了在半导体器件中形成图案的方法。根据一些实施例，该方法包括提供衬底和位于衬底上方的图案化目标层；在图案化目标层上方形成一个或多个心轴图案；通过去除第一心轴图案以及去除光刻胶层的覆盖第一心轴图案的部分，在光刻胶层中形成开口；形成邻近第二心轴图案的侧壁的间隔件；去除第二心轴图案以暴露间隔件；在间隔件上方形成与开口对准的贴片图案；将贴片图案和间隔件用作掩模元件，蚀刻图案化目标层以形成最终图案；以及去除贴片图案和间隔件以暴露最终图案。
形成图案机制

[发明专利]集成电路布局以及具有双重图案的方法-CN201310601880.3在审
发明人： 谢铭峰;刘如淦;谢弘璋;高蔡胜;辜耀进 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-11-22 - 公布日： 2015-03-18 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了用于集成电路（IC）的方法的一个实施例。该方法包括通过第一光刻工艺在衬底上形成心轴图案；在心轴图案的侧壁上形成第一间隔件图案；去除心轴图案；在第一间隔件图案的侧壁上形成第二间隔件图案；去除第一间隔件图案；以及将第二间隔件图案用作蚀刻掩模来蚀刻衬底。本发明还公开了集成电路布局以及具有双重图案结构的方法。
集成电路布局以及具有双重图案方法

[发明专利]多层金属接触件-CN201310451248.5在审
发明人： 谢铭峰;曾文弘;赖志明;谢艮轩;高蔡胜;刘如淦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-09-27 - 公布日： 2014-09-10 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了一种用于在半导体器件内形成金属接触件的方法，所述方法包括在围绕至少一个栅电极的第一介电层内形成第一层接触件，第一层接触件延伸至底部衬底的掺杂区域。所述方法进一步包括在第一介电层上方形成第二介电层，并且形成延伸穿过第二介电层至第一层接触件的第二层接触件。
多层金属接触

[发明专利]利用单图案化隔离件技术的双图案化技术-CN201310603660.4有效
发明人：陈皇宇;谢艮轩;欧宗桦;范芳瑜;侯元德;谢铭峰;刘如淦;鲁立忠 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-08-17 - 公布日： 2014-04-23 - 主分类号： H01L21/033 文献下载
摘要：本发明为利用单图案化隔离件技术的双图案化技术，具体涉及一种形成集成电路结构的方法，包括在晶片表示上形成平行于第一方向的第一和第二多个轨迹。该第一和第二多个轨迹被分配在交替的图案中。在第一多个轨迹上而不在第二多个轨迹上布线第一多个图案。在第二多个轨迹上而不在第一多个轨迹上布线第二多个图案。使第一多个图案在第一方向和与第一方向垂直的第二方向上延伸，使得每个第二多个图案被第一多个图案的部分包围，其中在延伸步骤之后，基本上晶片表示上的第一多个图案的相邻两个均不具有大于预定空间的空间。
利用图案隔离技术

[发明专利]重合标记及其测量方法-CN201210350981.3有效
发明人：陈贞妤;谢铭峰;张庆裕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-09-19 - 公布日： 2014-01-15 - 主分类号： H01L23/544 文献下载
摘要：本发明公开了一种具有位于衬底上方的重合标记的器件，以及使用重合标记调节多层重合对准的方法。重合标记包括位于第一层中的第一部件，该第一部件具有仅沿X方向延伸的基本上相互平行的多个第一对准部分；在位于第一层上方的第二层中的第二部件，该第二部件具有沿与X方向不同的Y方向延伸的基本上相互平行的多个第二对准部分；在位于第二层上方的第三层中的第三部件，第三部件包括沿X方向延伸的基本上相互平行的多个第三对准部分，以及沿Y方向延伸的基本上相互平行的多个第四对准部分。本发明还提供了重合标记的测量方法。
重合标记及其测量方法

[发明专利]多边缘的图案化-CN201310347541.7有效
发明人： 谢铭峰;张雅惠;刘如淦;欧宗桦;谢艮轩;林本坚 -专利权人：台湾积体电路制造股份有限公司
申请日： 2011-09-26 - 公布日： 2013-11-06 - 主分类号： H01L21/027 文献下载
摘要：本发明提供了一种具有多个亚分辨率元件的对准标记。每个亚分辨率元件具有小于能被对准工艺中的对准信号检测到的最小分辨率的尺寸。也提供了一种其上具有第一、第二和第三图案的半导体晶圆。第一和第二图案在第一方向上延伸，以及第三图案在垂直于第一方向的第二方向上延伸。通过在第二方向上测量的第一距离将第二图案与第一图案分离。通过在第一方向上测量的第二距离将第三图案与所第一图案分离。通过在第一方向上测量的第三距离将第三图案与第二图案分离。第一距离约等于第三距离。第二距离小于第一距离的两倍。本发明同样涉及了一种多边缘的图案化。
多边图案

[发明专利]制造半导体器件的方法-CN201210300920.6有效
发明人：吕奎亮;谢铭峰;张庆裕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-08-22 - 公布日： 2013-09-18 - 主分类号： H01L21/027 文献下载
摘要：本发明提供一种制造半导体器件的方法。该方法包括在衬底的上方形成多个电路器件。该方法包括在衬底的上方形成有机层。有机层形成在多个电路器件的上方。该方法包括抛光有机层以平坦化有机层的表面。在抛光之前，不高温热处理有机层。有机材料在抛光期间是未交联的。该方法包括在有机层的平坦化的表面的上方沉积LT-膜。在低于约150摄氏度的温度下实施沉积。也在不使用旋转涂布的情况下实施沉积。该方法包括在LT-膜的上方形成经图案化的光刻胶层。
制造半导体器件方法

1
2
3
下一页»
尾页
共 32 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top