“庄学理”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果205个，建议您升级VIP下载更多相关专利

[发明专利]相变材料开关装置及其制造方法-CN202310730374.8在审
发明人：张国彬;丁裕伟;王怡情;黄国钦;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-06-20 - 公布日： 2023-10-24 - 主分类号： H10N70/00 文献下载
摘要：一种相变材料开关装置及其制造方法，相变材料开关装置包括：半导体基板上方的底部介电层；设置于底部介电层上的第一加热器元件，第一加热器元件包含以第一热膨胀系数(CTE)为特征的第一金属元件；设置于第一加热器元件上的第二加热器元件，第二加热器元件包含以大于第一热膨胀系数的第二热膨胀系数为特征的第二金属元件；第一金属衬垫及第二金属衬垫；及包含PCM的PCM区，PCM可操作以回应于由第一加热器元件及第二加热器元件产生的热量而在非晶态与晶态之间切换，其中PCM区设置于第二加热器元件的顶表面之上，且气隙自三个侧面围绕第一加热器元件及第二加热器元件。
相变材料开关装置及其制造方法

[实用新型]三维集成电路叠层-CN202320998612.9有效
发明人：黄建达;蔡竣扬;王怡情;黄国钦;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-27 - 公布日： 2023-10-13 - 主分类号： H01L25/18 文献下载
摘要：本实用新型的实施例提供一种三维集成电路叠层包括：第一管芯包括第一衬底和第一内连线结构。第二管芯接合到第一管芯并包括第二衬底和第二内连线结构，使得第一内连线结构和第二内连线结构布置在第一衬底和第二衬底之间。重布线叠层布置在第一管芯的与第一内连线结构相对的外侧。热路径包括从第一内连线结构中的导电层延伸穿过第一衬底并进入重布线叠层的衬底穿孔。重布线层介电材料包括在重布线叠层中，并将热路径与周围环境隔开。重布线层介电材料的热导率是第一内连线结构或第二内连线结构的内连线介电材料的热导率的二十倍以上。
三维集成电路

[实用新型]集成芯片-CN202320998641.5有效
发明人：刘建宏;黄国钦;庄学理;吴伟成 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-04-27 - 公布日： 2023-10-13 - 主分类号： H01L23/532 文献下载
摘要：本实用新型与集成芯片相关，集成芯片包括覆盖衬底的第一介电层和在第一介电层内的第一导电互连线。接合层在第一介电层上方。接合层包括接合介电层和在接合介电层中的接合互连线。第一带电介电层在沿第一介电层的底部。第二带电的介电层在沿第一介电层的顶部。第一带电介电层和第二带电介电层具有相同的极性。
集成芯片

[发明专利]用于制造存储器件的方法和集成电路-CN201910911643.4有效
发明人： 庄学理;徐振斌;王宏烵;游文俊;陈胜昌;涂淳琮;蔡俊佑;黄胜煌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-25 - 公布日： 2023-09-26 - 主分类号： H10B61/00 文献下载
摘要：一些实施例涉及用于制造存储器件的方法。该方法包括形成设置在介电层上方的第一掩模层，第一掩模层具有侧壁，该侧壁限定设置在位于嵌入式存储区域中的磁阻式随机存取存储器(MRAM)单元之上的开口。实施第一蚀刻以在MRAM单元之上的介电层内形成第一通孔开口。在MRAM单元和介电层上方形成顶部电极通孔层。对顶部电极通孔层实施第一平坦化工艺以去除顶部电极通孔层的一部分并且限定具有基本平坦顶面的顶部电极通孔。本发明的实施例还涉及集成电路。
用于制造存储器件方法集成电路

[发明专利]晶圆接合方法和接合器件结构-CN202310122540.6在审
发明人： 庄学理;李元仁;许诺;朱芳兰;吴伟成 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-15 - 公布日： 2023-09-19 - 主分类号： H01L21/60 文献下载
摘要：在实施例中，晶圆接合方法包括：接收第一晶圆和第二晶圆，第一晶圆包括第一对准标记，第一对准标记包括第一磁性部件的第一网格，第二晶圆包括第二对准标记，第二对准标记包括第二磁性部件的第二网格；在光学对准工艺中，使第一对准标记与第二对准标记对准；在光学对准工艺之后，在磁性对准工艺中使第一对准标记与第二对准标记对准，第一磁性部件的北极与第二磁性部件的南极对准，第一磁性部件的南极与第二磁性部件的北极对准；以及形成第一晶圆和第二晶圆之间的接合。本发明的实施例还提供了接合器件结构。
接合方法器件结构

[发明专利]存储器器件及其形成方法-CN202310602434.8在审
发明人：陈逸轩;陈坤意;王怡情;丁裕伟;涂国基;黄国钦;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-05-26 - 公布日： 2023-09-19 - 主分类号： H10B51/30 文献下载
摘要：根据本发明的实施例形成存储器器件的方法包括：在第一晶圆的第一衬底中形成沟槽；在沟槽中沉积数据存储元件；对第一晶圆实施热处理以改进数据存储元件中的结晶；在第一衬底上方形成第一再分布层；在第二晶圆的第二衬底中形成晶体管；在第二衬底上方形成第二再分布层；以及在实施热处理之后将第一晶圆与第二晶圆接合。数据存储元件通过第一再分布层和第二再分布层电耦合至晶体管。本申请的实施例还涉及存储器器件。
存储器器件及其形成方法

[实用新型]半导体结构-CN202321192256.8有效
发明人： 庄学理;梁佳文;黄昶智;陈汉誉;曾国权;叶宗浩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-05-17 - 公布日： 2023-09-19 - 主分类号： H10N70/20 文献下载
摘要：一种半导体结构，包含：介电绝缘层、加热器线、相变材料线、第一电极、以及第二电极。介电绝缘层具有顶表面并且位在基板上方。加热器线接触顶表面的第一区域。相变材料线包含：中间部分其覆盖加热器线、第一端部其邻接中间部分的第一侧并接触顶表面的第二区域、以及第二端部其邻接中间部分的第二侧并接触顶表面的第三区域。第一电极接触相变材料线的第一端部的侧壁并接触顶表面的第四区域。第二电极接触相变材料线的第二端部的侧壁并接触顶表面的第五区域。
半导体结构

[发明专利]集成电路结构及其制造方法-CN202310550095.3在审
发明人： 庄学理;吴伟成;黄仲仁;黄文铎;林佳盛 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-05-16 - 公布日： 2023-09-12 - 主分类号： H01L23/522 文献下载
摘要：一种制造集成电路(IC)结构的方法包括在第一半导体衬底的第一前侧上形成第一IC器件并且在第二半导体衬底的第二前侧上形成第二IC器件；从第一前侧在第一IC器件上方形成第一接触焊盘，并且从第二前侧在第二IC器件上方形成第二接触焊盘；将第一接触焊盘和第二接触焊盘接合，以使得第一IC器件和第二IC器件电连接；以及在第一半导体衬底的第一背侧上形成导电结构。导电结构包括贯通孔(TV)、背侧金属(BSM)部件和背侧再分布层(BRDL)。TV延伸穿过第一半导体衬底，并且将第一IC器件和第二IC器件电连接至BRDL，并且BSM部件延伸到第一半导体衬底的部分中并且电连接至TV。本发明实施例还提供了集成电路结构。
集成电路结构及其制造方法

[发明专利]半导体器件及其形成方法-CN202310534771.8在审
发明人：王郁仁;黄胜煌;庄学理;王宏烵;王清煌;黄国峰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-05-12 - 公布日： 2023-09-01 - 主分类号： H10B61/00 文献下载
摘要：根据本发明的实施例的半导体器件包括位于第一介电层中的第一导电部件和第二导电部件、位于第一介电层上方的缓冲层、位于缓冲层上方的第二介电层、延伸穿过缓冲层和第二介电层的第一底部通孔、延伸穿过缓冲层和第二介电层的第二底部通孔、设置在第一底部通孔上的第一底部电极、设置在第二底部通孔上的第二底部电极、位于第一底部电极上方的第一磁隧道结(MTJ)堆叠件、以及位于第二底部电极上方的第二MTJ堆叠件。第一MTJ堆叠件和第二MTJ堆叠件具有相同的厚度。第一MTJ堆叠件具有第一宽度并且第二MTJ堆叠件具有大于第一宽度的第二宽度。本发明的实施例还提供了形成半导体器件的方法。
半导体器件及其形成方法

[发明专利]MRAM存储器单元及其形成方法-CN202010597621.8有效
发明人： 庄学理;游文俊;王宏烵;施彦宇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-06-28 - 公布日： 2023-08-22 - 主分类号： H10B61/00 文献下载
摘要：本发明提供了一种用于形成减小面积的MRAM存储器单元的系统和方法，该MRAM存储器单元包括衬底、位于衬底上面的晶体管和位于晶体管上面的磁隧道结。该晶体管包括第一和第二源极区域、位于第一和第二源极区域之间的漏极区域、位于漏极区域和第一源极区域之间的至少一个第一沟道区域、位于漏极区域和第二源极区域之间的至少一个第二沟道区域、位于至少一个第一沟道区域上面的第一栅极结构和位于至少一个第二沟道区域上面的第二栅极结构。第一和第二金属层位于晶体管上面。第一和第二金属层配置为将公共源极线信号耦合至第一和第二源极区域。本发明的实施例还涉及MRAM存储器单元及其形成方法。
mram 存储器单元及其形成方法

[发明专利]封装结构和器件结构-CN202210825952.1在审
发明人： 庄学理;黄文铎;吴伟成;李静宜 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-14 - 公布日： 2023-08-08 - 主分类号： H01L23/29 文献下载
摘要：本申请提供了封装结构和器件结构。根据本公开的封装结构包括底部衬底、位于底部衬底之上的底部互连结构、设置在底部互连结构之上并且包括金属特征的顶部互连结构、位于顶部互连结构之上的顶部衬底以及设置在顶部衬底上的保护膜。保护膜包括顶部衬底上的界面层、界面层上的至少一个偶极感应层、至少一个偶极感应层上的水分阻挡层、以及水分阻挡层上的氧化硅层。至少一个偶极感应层包括氧化铝、氧化钛或氧化锆。
封装结构器件

[发明专利]晶圆键合方法和经键合器件结构-CN202210854969.X在审
发明人： 庄学理;李元仁;朱芳兰;吴伟成;许诺 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-19 - 公布日： 2023-08-01 - 主分类号： H01L21/50 文献下载
摘要：本公开总体涉及晶圆键合方法和经键合器件结构。在一个实施例中，一种结构包括：第一器件，包括第一电介质层和在第一电介质层中的第一对准标记，第一对准标记包括第一磁十字，第一磁十字具有第一北极和第一南极；以及第二器件，包括第二电介质层和在第二电介质层中的第二对准标记，第二对准标记包括第二磁十字，第二磁十字具有第二北极和第二南极，第一北极与第二南极对准，第一南极与第二北极对准，第一电介质层通过电介质‑电介质键合而键合到第二电介质层，第一对准标记通过金属‑金属键合而键合到第二对准标记。
晶圆键合方法经键合器件结构

[发明专利]铁电记忆体装置、半导体结构及其形成方法-CN202310306755.3在审
发明人： 庄学理;张富宸;陈姿妤;石昇弘;涂国基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-03-27 - 公布日： 2023-07-25 - 主分类号： H10B51/30 文献下载
摘要：本揭露是关于一种铁电记忆体装置、半导体结构及其形成方法，铁电记忆体装置包括底部电极、上覆底部电极的铁电结构、及上覆铁电结构的顶部电极，其中底部电极包括钼。
记忆体装置半导体结构及其形成方法

[发明专利]存储器结构及其形成方法-CN202210955726.5在审
发明人：黄建达;范家齐;蔡竣扬;黄国钦;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-10 - 公布日： 2023-07-14 - 主分类号： H10N70/20 文献下载
摘要：根据本发明的存储器结构包括设置在第一介电层中的导电部件、设置在导电部件上方的铁电隧道结(FTJ)堆叠件、沿着FTJ堆叠件的侧壁设置的间隔件、设置在间隔件和FTJ堆叠件上方的第二介电层以及延伸穿过第二介电层并且与顶部电极层的顶面接触的接触通孔。FTJ堆叠件包括电耦接至导电部件的底部电极层、位于底部电极层上方的铁电层和位于铁电层上的顶部电极层。顶部电极层由导电金属氧化物形成。本发明的实施例还涉及形成存储器结构的方法。
存储器结构及其形成方法

[发明专利]形成存储器器件的方法-CN202310131134.6在审
发明人：陈逸轩;陈坤意;王怡情;黄国钦;庄学理;陈佑昇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-17 - 公布日： 2023-07-11 - 主分类号： H10B51/30 文献下载
摘要：本申请的实施例公开了一种形成存储器器件的方法。根据本公开的方法包括在第一晶圆中形成多个晶体管并在第二晶圆中形成存储器阵列。第一晶圆的第一表面包括电耦接到晶体管的第一多个接合焊盘。存储器阵列包括多个铁电隧道结(FTJ)堆叠件。第二晶圆的第二表面包括电耦接到FTJ堆叠件的第二多个接合焊盘。该方法还包括对第二晶圆中的FTJ堆叠件执行热处理，并且在执行热处理之后，将第一晶圆的第一表面与第二晶圆的第二表面接合。晶体管通过第一多个接合焊盘和第二多个接合焊盘耦接到存储器阵列。
形成存储器器件方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
下一页»
尾页
共 205 条