“庄学理”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果205个，建议您升级VIP下载更多相关专利

[发明专利]具有金属栅极堆叠的集成电路与其形成方法-CN200910163591.3有效
发明人：李后儒;郑钧隆;郑光茗;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-08-28 - 公布日： 2010-08-25 - 主分类号： H01L27/04 文献下载
摘要：本发明提供一种具有金属栅极堆叠的集成电路与其形成方法，该集成电路包括半导体基板；栅极堆叠位于半导体基板上，其中栅极堆叠包括高介电材料层与位于高介电材料层上的第一金属层；以及凸起的源极/漏极区位于栅极堆叠的侧壁上，且凸起的源极/漏极区由外延法形成；其中半导体基板包括硅锗特征位于凸起的源极/漏极区下。本发明能够解决层间介电层中的孔洞所造成的问题。
具有金属栅极堆叠集成电路与其形成方法

[发明专利]半导体元件及其制造方法-CN200910169144.9有效
发明人：叶炅翰;徐振斌;吴明园;郑光茗;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-09-11 - 公布日： 2010-07-28 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种半导体元件及其制造方法，该方法包括提供含有伪栅极结构形成于其上的基底，移除伪栅极结构形成沟槽，形成第一金属层在基底之上，填充沟槽的一部分，形成保护层在沟槽剩余的部分内，移除第一金属层未受到保护的部分，从沟槽内移除保护层，以及形成第二金属层在基底之上以填充沟槽。本发明可实施后栅极工艺形成金属栅极结构，将沟槽开口处(例如顶部开口)的金属膜的突出物移除而减少。因此，后续沉积的填充金属层可以轻易地完全填充在沟槽内，形成金属栅极结构。因此，即使元件尺寸持续缩减至先进技术世代(例如45nm或以下)，仍可以降低和/或消除在金属栅极结构内形成空隙的风险。
半导体元件及其制造方法

[发明专利]集成电路结构的制造方法-CN200910130332.0有效
发明人： 庄学理;郑光茗 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-03-31 - 公布日： 2010-06-23 - 主分类号： H01L21/8234 文献下载
摘要：本发明是有关于一种集成电路结构的制造方法，其利用二次切割来消除多晶硅单向线端短缩，该方法包含：提供基材，包含第一有源区与第二有源区；形成栅极电极层于基材上；及蚀刻栅极电极层。栅极电极层的剩余部分包含第一栅极带与第二栅极带实质平行于彼此；以及牺牲带未平行于但交互连接第一栅极带与第二栅极带。牺牲带介于第一有源区与第二有源区之间。该方法更包含形成掩模层覆盖部分的第一栅极带与第二栅极带，其中牺牲带、以及部分的第一栅极带与第二栅极带为掩模层中的开口所暴露出；以及蚀刻开口所暴露出的牺牲带以及第一栅极带与第二栅极带的部分。
集成电路结构制造方法

[发明专利]具有可变设计规则的标准单元架构和方法-CN200910209144.7有效
发明人：罗明健;马诺伊·阿卡尤·乔什;郑光茗;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-10-28 - 公布日： 2010-06-23 - 主分类号： H01L27/04 文献下载
摘要：本发明公开了一种对层到单元边界的间隔具有可变规则的标准单元布图的结构和方法。在一个实施例中，第一标准单元布图提供了导体层，该导体层的至少两个部件分开一个最小间隔距离，该导体层的至少一个部件到单元边界是一个基本上小于最小间隔距离的一半的第一间隔距离；第二标准单元放置为毗邻第一标准单元，第二标准单元的至少一个第二部件毗邻第一标准单元的第一部件，并且与所述共同的单元边界隔开一个大于最小间隔距离的一半的第二距离；其中第一和第二距离的总和至少与最小间隔距离是一样大的。还公开了形成标准单元的方法。
具有可变设计规则标准单元架构方法

[发明专利]集成电路-CN200910134052.7有效
发明人：侯永清;郭大鹏;庄学理;卡罗斯·迪雅兹;鲁立忠;田丽钧;罗明健;张志强;戴春晖;李芳松 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-04-08 - 公布日： 2010-06-16 - 主分类号： H01L27/07 文献下载
摘要：本发明提供一种集成电路。上述集成电路包括一有源区域于一半导体基板中；一第一场效应晶体管(FET)设置于该有源区域中；以及一隔离结构设置于该有源区域中。上述场效应晶体管(FET)包括一第一栅极；一第一源极形成于该有源区域中，且设置于一第一区域上，邻接该第一栅极；以及一第一漏极形成于该有源区域中，且设置于一第二区域上，邻接该栅极。上述隔离结构包括一隔离栅极设置于邻接该第一漏极；以及一隔离源极形成于该有源区域中，且设置于邻接该隔离栅极使得该隔离源极和该第一漏极位于该隔离栅极的不同边处。本发明可以很好地保证元件的有源区域的连续性。
集成电路

[发明专利]用于集成电路器件的熔丝结构-CN200910207119.5无效
发明人： 庄学理;郑光茗;钟升镇;梁孟松 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-10-23 - 公布日： 2010-06-16 - 主分类号： H01L23/525 文献下载
摘要：本发明提供了一种用于IC器件的熔丝结构以及制造该结构的方法。该熔丝结构包括形成在半导体衬底的一部分上的含金属导电带。一个介电层形成在半导体衬底上，覆盖该导电带。第一互连和第二互连形成在延伸通过该介电层的通孔中，第一互连和第二互连都物理且电连接到导电层的一部分。第一和第二布线结构形成在该介电层之上，分别电接触该第一和第二互连。上述互连的其中一个和上述带之间的接触区域被选择，以便当预先选择的电流施加到该熔丝结构时发生电迁移。
用于集成电路器件结构

[发明专利]制造半导体装置的方法-CN200910207339.8有效
发明人：赖素贞;郑光茗;庄学理;沈俊良 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-10-26 - 公布日： 2010-06-09 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供制造半导体装置的方法。上述制造半导体装置的方法包括提供一半导体基底，其具有一第一区域和一第二区域，形成一高介电常数介电层于该半导体基底之上，形成一硅层该高介电常数介电层之上，形成一硬掩模层于该硅层之上，图案化该硬掩模层、该硅层、该高介电常数介电层以形成一第一栅极结构于该第一区域上和一第二栅极结构于该第二区域上，形成一接触蚀刻终止层于该第一和该第二栅极结构之上，修饰该接触蚀刻终止层的一轮廓，形成一层间介电层于修饰后的该接触蚀刻终止层之上，实施一化学机械研磨以分别地露出该第一和第二栅极结构的该硅层，以及分别地自该第一和第二栅极结构移除该硅层，并将其取代以金属栅极结构。
制造半导体装置方法

[发明专利]半导体装置及制作具有金属栅极堆叠的半导体装置的方法-CN200910174927.6有效
发明人：黄仁安;杨文志;陈建良;费中豪;张启新;杨宝如;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-11-03 - 公布日： 2010-06-09 - 主分类号： H01L21/8232 文献下载
摘要：一种半导体装置及其制造方法，该方法包括形成一浅沟槽隔离构造于一硅基底中，定义一第一有源区域配置供一P-型场效应晶体管及一第二有源区域配置供一N-型场效应晶体管；在硅基底上形成一硬掩模，其具有一开口以露出在第一有源区域内的硅基底。通过硬掩模的开口蚀刻硅基底以形成一凹陷区在第一有源区域内的硅基底中。成长一硅锗层于凹陷区中使得在第一有源区域内硅锗层的顶表面与在第二有源区域内硅基底的顶表面实质上为共平面。形成金属栅极材料层于硅基底和硅锗层上。图案化金属栅极材料层以形成一金属栅极堆叠于第一有源区域内的硅锗层上。形成一eSiGe源极/漏极应力子分布于第一有源区域内的硅锗层和硅基底上。
半导体装置制作具有金属栅极堆叠方法

[发明专利]集成电路和半导体装置制造方法、隔绝区域阶高控制方法-CN200910179129.2无效
发明人：赖素贞;郑光茗;庄学理;沈俊良;廖舜章 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-09-29 - 公布日： 2010-06-09 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种集成电路和半导体装置制造方法、隔绝区域阶高控制方法，其隔绝区域的阶高之间具有较佳的一致性。集成电路的制造方法包括提供一基板，其具有一个或多个沟槽；填充上述一个或多个沟槽；对已填充的一个或多个上述沟槽进行一化学机械研磨工艺，其中一个或多个上述沟槽中的每一个包括一厚度；测量已填充的一个或多个上述沟槽中的每一个的上述厚度；根据已填充的一个或多个上述沟槽中的每一个的已测量的上述厚度决定进行一蚀刻工艺的一总时间。以已决定的上述总时间进行上述蚀刻工艺。本发明提供优点：改善元件的整体性能；提供更好的关键尺寸一致性；提升对工艺变异的控制，特别是阶高的变异；以及易于与公知工艺整合。
集成电路半导体装置制造方法隔绝区域控制

[发明专利]半导体元件的制造方法-CN200910175869.9有效
发明人：赖素贞;郑光茗;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-09-23 - 公布日： 2010-05-26 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供一种半导体元件的制造方法，包括提供基底；于基底中形成第一及第二栅极结构，第一栅极结构包括第一硬掩模层，第二栅极结构包括厚度较薄的第二硬掩模层；移除第二硬掩模层，第一硬掩模层部分保留；进行研磨工艺以露出第二栅极结构的硅层；自第二栅极结构移除硅层以形成第一沟槽，第一硬掩模层保留部分保护第一栅极结构的硅层；以第一金属层填充第一沟槽；进行研磨工艺以露出第一硬掩模层保留部分；移除第一硬掩模层保留部分及硅层以形成第二沟槽；以第二金属层填充第二沟槽；以及平坦化半导体元件。本发明提供的半导体元件的制造方法可以控制多晶硅栅极的高度。
半导体元件制造方法

[发明专利]半导体元件的制造方法-CN200910175116.8有效
发明人：钟昇镇;郑光茗;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-09-16 - 公布日： 2010-05-26 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体元件的制造方法，包括提供基底，依序形成高介电常数层及半导体层，移除部分半导体层，其在第一区及第二区分别具有第一及第二厚度，形成硬掩模层，将硬掩模层、半导体层、及高介电常数层图案化以于第一区及第二区分别形成第一栅极结构及第二栅极结构，于基底上形成层间介电层，进行研磨，大抵停止在第一栅极结构的半导体层，自第一栅极结构移除半导体层而形成第一沟槽，第二栅极结构的硬掩模层保护其下的半导体层，以第一金属层填充第一沟槽，自第二栅极结构移除硬掩模层及半导体层而形成第二沟槽，以及以第二金属层填充第二沟槽。本发明包括沟槽结构，其可避免或减少于“栅极最后”工艺中形成金属栅极所遭遇的风险。
半导体元件制造方法

[发明专利]半导体装置的制造方法-CN200910132732.5有效
发明人：郑钧隆;郑光茗;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-04-16 - 公布日： 2010-05-26 - 主分类号： H01L21/762 文献下载
摘要：本发明是揭示一种半导体装置的制造方法，可改善其性能。上述方法包含：提供一基底，其具有一第一区与一第二区；在上述第一区与上述第二区区中，分别形成至少一第一隔离区与至少一第二隔离区，上述至少一第一隔离区具有一第一深宽比(aspect ratio)，上述至少一第二隔离区具有一第二深宽比；执行一高深宽比沉积工艺，以在上述基底的上述第一区与上述第二区上形成一第一层；从上述第二区移除上述第一层；以及执行一高密度等离子体沉积工艺，以在上述基底的上述第一区与上述第二区上形成一第二层。本发明可以消除具有较高深宽比的间隔内形成的空孔，改善了装置效能。
半导体装置制造方法

[发明专利]半导体元件与其制法-CN200910177627.3有效
发明人：沈俊良;吴明园;叶炅翰;郑光茗;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-09-27 - 公布日： 2010-05-26 - 主分类号： H01L27/088 文献下载
摘要：本发明提供一种半导体元件与其制法。半导体元件包括：一具有一第一区域与一第二区域的半导体基材，其中第一区域与第二区域彼此隔离；多个晶体管形成于第一区域中；一对准标记形成于该第二区域中，其中对准标记于一第一方向具有多个有源区域；以及一虚设栅极结构形成于该对准标记之上，其中虚设栅极结构于第二方向具有多条线，且该第二方向与该第一方向不同。本发明提供一种包括虚设栅极结构的元件与方法，其能避免或降低由CMP工艺(ILD CMP或金属CMP)造成损害的风险。
半导体元件与其制法

[发明专利]含层间绝缘部分的低漏电电容器-CN200910146980.5有效
发明人：罗明健;郑光茗;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-06-05 - 公布日： 2010-05-26 - 主分类号： H01L27/06 文献下载
摘要：本发明涉及一种含层间绝缘部分的低漏电电容器。一种集成电路结构，包括：包含第一区和第二区的半导体衬底；位于半导体衬底第二区内的绝缘区；位于绝缘区上方的层间电介质(ILD)。一个晶体管位于第一区中，该晶体管包括栅极电介质和位于栅极电介质上方的栅电极。第一导线和第二导线位于绝缘区上方。第一导线和第二导线基本平行，并且在第一方向延伸。第一金属线和第二金属线位于底层金属层(M1)内，并且在第一方向延伸。第一金属线和第二金属线分别与第一导线和第二导线基本垂直地重叠。第一金属线和第二金属线形成电容器的两个电容器电极。
含层间绝缘部分漏电电容器

[发明专利]制造半导体装置的方法-CN200910179130.5有效
发明人：钟昇镇;郑光茗;庄学理 -专利权人：台湾积体电路制造股份有限公司
申请日： 2009-09-29 - 公布日： 2010-05-26 - 主分类号： H01L21/336 文献下载
摘要：一种制造半导体装置的方法，包括：提供一半导体基底；于该基底中形成一晶体管，该晶体管具有一栅极结构，其包括一虚置栅极结构；于该基底及该晶体管上形成一层间介电质；于该层间介电质上进行一第一化学机械研磨，以露出该虚置栅极结构的一顶表面；移除该层间介电质的一部分，使该层间介电质的一顶表面位于该虚置栅极结构的该顶表面下方一距离；于该层间介电质及该虚置栅极结构上形成一材料层；于该材料层上进行一第二化学机械研磨；移除该虚置栅极结构，借此形成一沟槽；形成一金属层以填充该沟槽；以及进行一第三化学机械研磨。本发明解决了在栅极最后工艺中的问题，且可轻易的与目前的制造设备及装置技术整合。
制造半导体装置方法

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
下一页»
尾页
共 205 条