“张富宸”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果14个，建议您升级VIP下载更多相关专利

[实用新型]半导体装置-CN202321095193.4有效
发明人：陈姿妤;石昇弘;张富宸;涂国基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-05-09 - 公布日： 2023-10-03 - 主分类号： H10N97/00 文献下载
摘要：揭示一种半导体装置。半导体装置包括半导体基板及位于半导体基板上的记忆单元，其中记忆单元包括底部触点、位于底部触点上的记忆层、位于记忆层上的顶部触点、横向围绕顶部触点的第一电隔离结构，以及横向围绕记忆层及底部触点的第二电隔离结构。
半导体装置

[发明专利]铁电记忆体装置、半导体结构及其形成方法-CN202310306755.3在审
发明人：庄学理;张富宸;陈姿妤;石昇弘;涂国基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-03-27 - 公布日： 2023-07-25 - 主分类号： H10B51/30 文献下载
摘要：本揭露是关于一种铁电记忆体装置、半导体结构及其形成方法，铁电记忆体装置包括底部电极、上覆底部电极的铁电结构、及上覆铁电结构的顶部电极，其中底部电极包括钼。
记忆体装置半导体结构及其形成方法

[发明专利]集成晶片及其制造方法-CN202310090803.X在审
发明人： 张富宸;陈姿妤;石昇弘;涂国基;朱文定 -专利权人：台湾积体电路制造股份有限公司
申请日： 2023-02-09 - 公布日： 2023-06-09 - 主分类号： H10B53/30 文献下载
摘要：本揭露是关于集成晶片及其制造方法，集成晶片包含在基材上的第一铁电层。第一电极层是在基材上且在第一铁电层的第一侧上。第二电极层是在基材上且在第一铁电层相对于第一侧的第二侧上。第一阻障层是在第一铁电层及第一电极层之间。第一阻障层的带隙能量大于第一铁电层的带隙能量。
集成晶片及其制造方法

[发明专利]集成电路-CN202210144011.1在审
发明人：陈姿妤;涂国基;石昇弘;张富宸 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-17 - 公布日： 2023-02-07 - 主分类号： H01L23/528 文献下载
摘要：一些实施例涉及铁电随机存取存储器(FeRAM)器件。该FeRAM器件包括：底部电极结构和位于底部电极结构上面的顶部电极。顶部电极具有在顶部电极的最外侧壁之间测量的第一宽度。铁电结构将底部电极结构与顶部电极分隔开。铁电结构具有在铁电结构的最外侧壁之间测量的第二宽度。第二宽度大于第一宽度，使得铁电结构包括反映第一宽度和第二宽度之间的差的凸缘。介电侧壁间隔件结构设置在凸缘上，并且覆盖顶部电极的最外侧壁。本发明的实施例还涉及存储器器件及其形成方法。本发明的实施例还涉及一种集成电路。
集成电路

[发明专利]集成芯片及其形成方法-CN202210131759.8在审
发明人： 张富宸;陈姿妤;石昇弘;涂国基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-14 - 公布日： 2023-02-03 - 主分类号： H10B53/00 文献下载
摘要：在一些实施例中，本发明涉及集成芯片。集成芯片包括设置在围绕互连件的下介电结构上方的下绝缘结构。下绝缘结构具有延伸穿过下绝缘结构的侧壁。底部电极沿下绝缘结构的侧壁和上表面布置，数据存储结构设置在底部电极的第一内侧壁和上表面上，并且顶部电极设置在数据存储结构的第二内侧壁和上表面上。互连通孔位于顶部电极的上表面上。底部电极的底面横向位于互连通孔的底面的外侧。本申请的实施例还涉及形成集成芯片的方法。
集成芯片及其形成方法

[发明专利]集成电路（IC）芯片及其形成方法-CN202210473679.0在审
发明人：陈姿妤;石昇弘;张富宸;涂国基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-04-29 - 公布日： 2023-01-24 - 主分类号： H10B53/00 文献下载
摘要：本发明的各个实施例涉及存储器单元，其中界面层位于铁电层的底部上，位于底部电极和铁电层之间。界面层是与底部电极和铁电层不同的材料，并且具有与底部电极的顶面相比具有高纹理均匀性的顶面。例如，界面层可以是电介质、金属氧化物或金属，该电介质、金属氧化物或金属是：(1)非晶的；(2)单晶的；(3)具有低晶粒尺寸变化的晶体；(4)具有高百分比的共享共同取向的晶粒的晶体；(5)具有高百分比的具有小晶粒尺寸的晶粒的晶体；或(6)前述的任何组合。应该理解，这样的材料导致界面层的顶面处的高纹理均匀性。本申请的实施例还涉及集成电路(IC)芯片及其形成方法。
集成电路 ic 芯片及其形成方法

[发明专利]半导体装置及其制造方法-CN202210051032.9在审
发明人：陈姿妤;赖昕钰;石昇弘;张富宸;涂国基 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-17 - 公布日： 2022-12-27 - 主分类号： H01L49/02 文献下载
摘要：提供了一种半导体装置及其制造方法。该方法包括在基板上沉积铁电层；进行第一游离物理沉积制程以在铁电层上沉积上电极层；图案化上电极层为上电极；以及图案化铁电层为铁电元件，位于上电极下方。
半导体装置及其制造方法

[发明专利]电阻式记忆体装置及对其进行程序化的方法-CN202210226124.6在审
发明人： 张富宸;黄楚傑;苏迺超;涂国基;朱文定 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-03-09 - 公布日： 2022-12-27 - 主分类号： G11C13/00 文献下载
摘要：一种电阻式记忆体装置及对其进行程序化的方法，对一电阻式记忆体装置的记忆体单元进行程序化的方法包括将一电压脉冲序列施加至一记忆体单元以设定该记忆体单元的一逻辑状态。可将电压脉冲的一初始设定序列施加至该记忆体单元，随后是一改良电压脉冲，该改良电压脉冲的一振幅大于该初始设定序列的该振幅且在于一初始形成过程中使用的一电压脉冲的该振幅的±5％内。随后可施加振幅小于该改良电压脉冲的该振幅的额外电压脉冲。通过在包括多个电压脉冲的记忆体设定序列的中间或末尾施加一改良电压脉冲，一电阻式记忆体装置相对于使用习知程序化方法进行程序化的电阻式记忆体装置可具有一较大记忆体视窗及增强的数据保存。
电阻记忆体装置进行程序化方法

[发明专利]用于唤醒铁电存储器的方法-CN202210007416.0在审
发明人：陈姿妤;石昇弘;张富宸;涂国基;朱文定 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-05 - 公布日： 2022-11-15 - 主分类号： G11C11/22 文献下载
摘要：一种用于唤醒铁电存储器的方法被提供。一晶片是形成有多个第一信号线、多个第二信号线、多个第三信号线、及构成一铁电存储器阵列的多个铁电存储器单元。所述铁电存储器单元中的每一者是电连接至所述第一信号线中的一者、所述第二信号线中的一者及所述第三信号线中的一者。电压信号是同时施加至所述第一信号线、所述第二信号线及所述第三信号线以在所述铁电存储器单元中引发一唤醒效应发生。
用于唤醒存储器方法

[发明专利]集成电路器件以及形成集成电路器件的方法-CN201911042878.0有效
发明人： 张富宸;涂国基;朱文定 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-30 - 公布日： 2022-07-22 - 主分类号： H01L27/24 文献下载
摘要：一种集成电路器件具有RRAM单元，RRAM单元包括顶部电极、RRAM电介质层、和具有与RRAM电介质层相接的表面的底部电极。底部电极的氧化物基本上被从底部电极表面去掉。与底部电极的主体区域相比，底部电极在与表面相邻的分区中具有更高的密度。表面具有2nm或更小的粗糙度Ra。用于形成表面的工艺包括化学机械抛光随后是氢氟酸蚀刻随后是氩离子轰击。通过此工艺形成的RRAM单元阵列在窄分布以及低电阻状态与高电阻状态之间的高分离方面是优越的。本发明实施例涉及集成电路器件以及形成集成电路器件的方法。
集成电路器件以及形成方法

[发明专利]存储器件-CN202010488850.6在审
发明人：陈姿妤;涂国基;石升弘;张智翔;张富宸 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-06-02 - 公布日： 2021-02-02 - 主分类号： H01L27/11507 文献下载
摘要：在实施例中，一种结构包括位于器件的第一区中的一个或多个第一晶体管，所述一个或多个第一晶体管支持器件的存储器存取功能。所述结构包括一个或多个铁电随机存取存储器电容器，所述一个或多个铁电随机存取存储器电容器在第一区中位于在所述一个或多个第一晶体管之上的第一金属间介电层中。所述结构还包括一个或多个金属‑铁电绝缘体‑金属解耦电容器，所述一个或多个金属‑铁电绝缘体‑金属解耦电容器在第一金属间介电层中位于器件的第二区中。金属‑铁电绝缘体‑金属电容器可包括两个或更多个串联耦合的电容器以用作分压器。
存储器件

[发明专利]集成芯片及其形成方法-CN202010757982.4在审
发明人：陈姿妤;涂国基;石昇弘;朱文定;张智翔;张富宸 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-07-31 - 公布日： 2021-02-02 - 主分类号： H01L27/11504 文献下载
摘要：在一些实施例中，涉及集成芯片及其形成方法。该集成芯片包括设置在衬底上方的下部介电结构内的多个下部互连层。下部绝缘结构位于下部介电结构上方，并且具有延伸穿过下部绝缘结构的侧壁。底部电极沿着下部绝缘结构的侧壁和上表面布置。下部绝缘结构的上表面延伸超过底部电极的最外侧壁。数据存储结构设置在底部电极上，并且配置为存储数据状态。顶部电极设置在数据存储结构上。底部电极的内部侧壁耦合至水平延伸表面以在底部电极的上表面内限定凹槽。水平延伸表面位于下部绝缘结构的上表面下方。
集成芯片及其形成方法

[发明专利]集成芯片及其形成方法-CN202010319847.1在审
发明人： 张富宸;涂国基;朱文定;黄楚杰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-04-22 - 公布日： 2020-12-08 - 主分类号： H01L45/00 文献下载
摘要：本申请的各个实施例针对一种电阻式随机存取存储器(RRAM)单元，RRAM单元包括阻挡层以在RRAM单元的操作期间约束金属阳离子的移动。在一些实施例中，RRAM单元还包括底部电极、顶部电极、切换层和有源金属层。切换层、阻挡层和有源金属层堆叠在底部电极和顶部电极之间，并且阻挡层位于切换层和有源金属层之间。阻挡层是导电的，并且阻挡层的晶格常数小于有源金属层的晶格常数。本发明的实施例还涉及集成芯片及其形成方法。
集成芯片及其形成方法

[发明专利]集成晶片及形成集成晶片的方法-CN202010332129.8在审
发明人：张智翔;涂国基;石昇弘;朱文定;陈姿妤;张富宸 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-04-24 - 公布日： 2020-10-30 - 主分类号： H01L27/11507 文献下载
摘要：在一些实施例中，本揭示实施例是关于一种集成晶片及形成集成晶片的方法，此集成晶片包括布置在基板上方的一或多个堆叠的层间介电层内的一或多个下部互连层。底部电极设置在一或多个互连层上方，并且顶部电极设置在底部电极上方。铁电层设置在底部电极的第一表面与顶部电极的第二表面之间并且接触此第一表面及此第二表面。铁电层包括沿着垂直于第二方向的第一方向延伸越过顶部电极及底部电极的外表面的突起，此第二方向与第一表面正交。突起被限定在沿着第一及第二表面延伸的线之间。
集成晶片形成方法

1
共 14 条