“周芝梅”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果41个，建议您升级VIP下载更多相关专利

[发明专利]氮化镓器件-CN202311156996.0在审
发明人：文豪;庞振江;洪海敏;周芝梅;温雷;顾才鑫;廖刚 -专利权人：深圳智芯微电子科技有限公司;深圳市国电科技通信有限公司
申请日： 2023-09-06 - 公布日： 2023-10-20 - 主分类号： H01L29/778 文献下载
摘要：本发明提供了氮化镓器件。该氮化镓器件包括：第一介质层设置在基板的一侧；第一钝化层设置在第一介质层远离基板的一侧，第一钝化层具有第一通孔；栅极填充在第一通孔中，多层第二钝化层均具有第二通孔，相邻两个第二通孔连通且在基板上的正投影有部分交叠区域，第二通孔与第一通孔连通，且在基板上的正投影与第一通孔在基板上的正投影有部分交叠区域；多层场板分别填充在第二通孔，以及设置在与第一钝化层距离最远的第二钝化层远离基板的表面上，与第一钝化层接触设置的第二钝化层中的第二通孔中填充的场板与栅极接触设置。通过设置多层场板，可以降低氮化镓器件漏极附近的电场峰值，提高氮化镓器件的击穿电压。
氮化器件

[发明专利]级联型GaN HEMT封装器件及其制备方法-CN202311140342.9在审
发明人：文豪;庞振江;洪海敏;周芝梅;温雷;黎杰;卜小松;廖刚 -专利权人：深圳智芯微电子科技有限公司;深圳市国电科技通信有限公司
申请日： 2023-09-05 - 公布日： 2023-10-20 - 主分类号： H01L25/18 文献下载
摘要：本发明公开了一种级联型GaN HEMT封装器件及其制备方法，器件包括：框架；倒装设置于框架上的GaN HEMT，其正面包括与框架源极相连的第一栅极、与框架漏极相连的第一漏极，背面包括第一源极；背面与GaN HEMT背面贴合的MOSFET，其背面包括与第一源极接触相连的第二漏极，正面包括与框架栅极相连的第二栅极、与框架源极相连的第二源极。本发明公开的方案，将GaN HEMT倒装于框架上，在GaN HEMT背面设置第一源极，MOSFET背面贴合在GaN HEMT背面，MOSFET背面的第二漏极与GaN HEMT背面的第一源极接触相连，以降低级联型封装器件封装面积和杂散电感，并提高封装器件散热能力。
级联 gan hemt 封装器件及其制备方法

[发明专利]芯片封装结构-CN202311148453.4在审
发明人：黎杰;庞振江;洪海敏;周芝梅;温雷;卜小松;黄首杰 -专利权人：深圳智芯微电子科技有限公司;深圳市国电科技通信有限公司
申请日： 2023-09-06 - 公布日： 2023-10-13 - 主分类号： H01L23/367 文献下载
摘要：本发明公开了一种芯片封装结构，包括：第一芯片和第二芯片；封装框架，封装框架具有基岛和多个引脚，第二芯片设于基岛，多个引脚分别与相应的第一芯片和第二芯片连接；第一电连接件，第一电连接件与第一芯片、第二芯片、多个引脚中的一个均连接；塑封部，塑封部包覆于第一芯片、第二芯片、封装框架和第一电连接件，且基岛的部分和第一电连接件的部分外露于塑封部。由此，通过基岛的部分和第一电连接件的部分外露于塑封部，能够提升芯片封装结构的散热能力，可以提升芯片封装结构散热效率，可以使芯片封装结构满足高功率密度器件散热要求，提升第一芯片和第二芯片的工作可靠性。
芯片封装结构

[发明专利]芯片封装结构-CN202310847675.9在审
发明人：黄首杰;庞振江;洪海敏;周芝梅;温雷;卜小松 -专利权人：深圳智芯微电子科技有限公司;深圳市国电科技通信有限公司
申请日： 2023-07-11 - 公布日： 2023-10-03 - 主分类号： H01L23/552 文献下载
摘要：本发明提供一种芯片封装结构，包括：引线框架，引线框架包括第一基岛、第二基岛和第三基岛；固定在第一基岛上的控制芯片；固定在第二基岛上的MOSFET芯片；固定在第三基岛上的HEMT芯片，MOSFET芯片与HEMT芯片电学连接；磁珠，控制芯片的第一引脚和MOSFET芯片的栅极均与磁珠电学连接；位于引线框架的一侧表面的塑封层，塑封层包封控制芯片、MOSFET芯片、HEMT芯片与磁珠。在芯片封装结构内部设置磁珠降低了HEMT芯片发生振荡的风险，提高了HEMT芯片的可靠性。
芯片封装结构

[发明专利]基于多核心联合仿真被验证设计的仿真验证平台-CN201810877425.9有效
发明人：郝严;冯文楠;周芝梅;冯曦;杨季;胡毅;唐晓柯 -专利权人：北京智芯微电子科技有限公司;国网信息通信产业集团有限公司
申请日： 2018-08-03 - 公布日： 2023-06-23 - 主分类号： G06F30/398 文献下载
摘要：本发明公开了一种基于多核心联合仿真被验证设计的仿真验证平台，包括具有以下结构中的至少一种结构：数字逻辑仿真工具和算法仿真工具分时联合仿真验证平台结构、数字逻辑仿真工具和算法仿真工具同时联合仿真验证平台结构、数字逻辑仿真工具和硬件原型平台联合仿真验证平台结构以及硬件原型平台作和算法仿真工具借助DSP联合仿真验证平台结构。本发明的基于多核心联合仿真被验证设计的仿真验证平台能够联合使用三类仿真验证工具，能够更好的提升定位问题的精准度、功能/算法的覆盖率、执行仿真的速度，大大提升了仿真效率。
基于多核联合仿真验证设计平台

[发明专利]制备ZrNiSn块体热电材料的方法和电池-CN202011379151.4有效
发明人：陈燕宁;赵东艳;周芝梅;付振;郁文;王峥;王帅鹏;钟明琛;周敏 -专利权人：北京芯可鉴科技有限公司;北京智芯微电子科技有限公司;国网信息通信产业集团有限公司
申请日： 2020-11-30 - 公布日： 2023-02-07 - 主分类号： H10N10/851 文献下载
摘要：本发明涉及材料领域，公开了制备ZrNiSn块体热电材料的方法和电池。该方法包括：(1)将Zr粉、Ni粉和Sn粉混合，以得到金属混合物；(2)将所述金属混合物装入导电模具中，并对所述导电模具通电，以电流诱发自蔓延反应；(3)进一步对所述导电模具通电，加热所述金属混合物，并加载轴向压力，以得到致密的ZrNiSn块体热电材料。该方法原料来源丰富、价格低廉，并且制备时间超短、工艺简单、能耗低及性能优越，适合规模化生产。
制备 zrnisn 块体热电材料方法电池

[发明专利]基于长方体硅基通孔的三维磁传感器及其制造方法-CN202211292154.3有效
发明人：赵东艳;邵瑾;王帅鹏;付振;陈燕宁;胡忠强;董广智;周芝梅;胡毅;李阳 -专利权人：北京芯可鉴科技有限公司;北京智芯微电子科技有限公司;西安交通大学
申请日： 2022-10-21 - 公布日： 2023-01-31 - 主分类号： H10N50/10 文献下载
摘要：本申请涉及磁传感器领域，提供一种基于长方体硅基通孔的三维磁传感器及其制造方法。所述基于长方体硅基通孔的三维磁传感器，包括长方体硅基底和三个薄膜磁阻单元，三个薄膜磁阻单元分别形成于长方体硅基底的三个相邻面的表面，三个薄膜磁阻单元通过长方体硅基底内部的硅通孔导线相互连接，所述硅通孔导线从长方体硅基底的三个相邻面垂直延伸到长方体硅基底内部进行连通；三个薄膜磁阻单元均设置有金属电极，所述硅通孔导线与三个薄膜磁阻单元的金属电极形成为一体。本申请本申请通过硅通孔导线实现三个薄膜磁阻单元的电气互联，集成度高、可靠性强，同时充分利用垂直空间实现高密度三维磁传感器的集成，体积小、功耗低。
基于长方体硅基通孔三维传感器及其制造方法

[发明专利]现场可编程门阵列的拓扑结构设计方法和电子设备-CN202211060342.3有效
发明人：王祥;周芝梅;武延年;张少波 -专利权人：深圳市国电科技通信有限公司
申请日： 2022-09-01 - 公布日： 2023-01-20 - 主分类号： G06F30/343 文献下载
摘要：本发明公开了一种现场可编程门阵列的拓扑结构设计方法、电子设备和计算机可读存储介质。拓扑结构设计方法包括：确定可编程门阵列中多路选择器的输入数量、金属互连线数量和可编程逻辑模块的管脚数量；根据多路选择器的输入数量、金属互连线数量和可编程逻辑模块的管脚数量按预设规则生成连接关系；在连接关系满足设计需求的情况下，根据连接关系生成电路原理图。在金属互连线段跨越逻辑模块数目和金属互连线段的数量情况下，对不同编号之间互连通道的跳转关系灵活设定，设计出均衡连接，覆盖全面的连接关系，并进行结构评估，进一步自动产生电路原理图，实现定制性通道结构设计。
现场可编程门阵列拓扑结构设计方法电子设备

[发明专利]移植方法、装置、电子设备及存储介质-CN202211155118.2有效
发明人：王祥;周芝梅;李铮 -专利权人：深圳市国电科技通信有限公司
申请日： 2022-09-22 - 公布日： 2023-01-20 - 主分类号： G06F30/34 文献下载
摘要：本发明公开了一种处理器核的移植方法、移植装置、电子设备和存储介质，本发明实施方式的移植方法包括：编译引导应用程序以生成多个指令紧耦合存储器文件，对用户应用程序进行转换处理，生成数据位流文件，将指令紧耦合存储器文件和处理器核的寄存器转换级文件进行共同编译，生成配置FPGA芯片所需的位变量文件，对位变量文件和数据位流文件拼接处理，得到闪存配置文件，将闪存配置文件移植至FPGA芯片。本发明能快速地将处理器核移植到FPGA芯片中，从而使得FPGA芯片可以成为片上可编程系统平台，如此，能够在系统实现时进行相应的软硬件裁剪，提升系统的灵活性和扩展性。
移植方法装置电子设备存储介质

[发明专利]FPGA电路更新方法、电路设计装置及存储介质-CN202211049034.0在审
发明人：王祥;周芝梅;武延年;张少波 -专利权人：深圳市国电科技通信有限公司
申请日： 2022-08-30 - 公布日： 2022-11-25 - 主分类号： G06F15/78 文献下载
摘要：本申请提供了一种FPGA电路更新方法，包括：将电路组合建立为参数化单元；对参数化单元赋予参数组合；响应于针对参数组合的调整，对FPGA电路进行更新。如此，本申请中，建立电路级进行参数化单元，根据电路设计需求，可通过调整参数组合来对电路进行更新，对于非功能性的电路或者无需改变结构或功能的电路中存在规律的连线，就可以通过参数调整进行重连，而不需要人工连线，在保证准确性的同时，节省了设计布线时间，提高更新效率。
fpga 电路更新方法电路设计装置存储介质

[发明专利]基于FPGA的以太网MACIP的板级验证结构和方法-CN202111131813.0有效
发明人：王宾;任萱;周芝梅;王晓勇;田安琪;朱尤祥;冯晨;刘庚;董新洲 -专利权人：清华大学;北京智芯微电子科技有限公司;国网山东省电力公司信息通信公司;国网思极紫光（青岛）微电子科技有限公司;国家电网有限公司;国网信息通信产业集团有限公司
申请日： 2021-09-26 - 公布日： 2022-11-01 - 主分类号： G06F30/398 文献下载
摘要：本申请提出一种基于FPGA的以太网MACIP的板级验证结构和方法，该方法包括：选择不同的测试case设置，对对端平台进行寄存器配置，并通过SPI对待测试端平台的硬件进行测试模式的配置，保证对端平台和待测试端平台的配置参数分别对应；控制待测试端平台进行测试并对测试过程进行监控得到测试数据；在对端平台将原始产生的随机数据和从待测试端传输过来的测试数据进行比对，收集错误情况得出当前case的测试结果；将各个case下的数据验证结果进行记录和搜集，将一些错误数据存储在RAM中待查，将结果通过uart接口打印到对端平台连接的电脑屏幕上。本申请构建了一套全自动的板级验证方法学，成本较低，测试场景构建简单，能够灵活适用于各种实现方式的MACIP的板级验证。
基于 fpga 以太网 macip 验证结构方法

[发明专利]三轴隧穿磁电阻传感器及其制备方法、使用方法-CN202111453598.6有效
发明人：赵东艳;王于波;陈燕宁;邵瑾;付振;王帅鹏;朱大鹏;周敏;周芝梅;王立城;赵巍胜;曲俊达;夏清涛;关心 -专利权人：北京芯可鉴科技有限公司;北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;北京航空航天大学青岛研究院
申请日： 2021-12-01 - 公布日： 2022-10-11 - 主分类号： G01R33/09 文献下载
摘要：本发明涉及磁传感器领域，提供一种三轴隧穿磁电阻传感器及其制备方法、使用方法。所述三轴隧穿磁电阻传感器，包括上电极、下电极以及所述上电极与所述下电极之间的垂直磁各向异性隧道结；所述垂直磁各向异性隧道结用于在电场调控效应下，感应不同方向的磁矩矢量。本发明基于TMR效应，利用垂直磁各向异性隧道结在电场调控效应下，感应不同方向的磁矩矢量，相较于现有的基于霍尔效应或巨磁阻效应的磁电阻传感器，灵敏度更高，易于集成。
三轴隧穿磁电传感器及其制备方法使用方法

[发明专利]一种用于测试MCU静电放电防护性能的电路及方法-CN202011566708.5在审
发明人：陈燕宁;刘红侠;郭丹;谢海武;赵东艳;周芝梅;付振;杜剑;刘芳 -专利权人：北京智芯微电子科技有限公司;西安电子科技大学;北京芯可鉴科技有限公司
申请日： 2020-12-25 - 公布日： 2022-07-01 - 主分类号： G01R31/00 文献下载
摘要：本发明公开了一种用于测试MCU静电放电防护性能的电路及方法，该电路通过在MCU的外围电路中加入ESD干扰信号源，并接入待测试的MCU；然后利用直流电压信号驱动待测试MCU产生无ESD干扰信号的输出波形；获取ESD干扰信号源的参数，并得到ESD干扰信号；将直流电压信号和ESD干扰信号进行共同作用于待测试的MCU，得到有ESD干扰信号的输出波形；将无ESD干扰信号的输出波形和有ESD干扰信号的输出波形进行对比分析，以完成待测试MCU的静电放电防护性能测试评估。本发明提供的测试MCU静电放电防护性能的电路，克服了现有技术中在MCU启动后外围电路无法测试MCU在启动后的ESD干扰的问题，可用于对具有稳定静电放电防护性能的MCU的测试筛选，从而提高集成电路的稳定性。
一种用于测试 mcu 静电放电防护性能电路方法

[发明专利]非易失性存储单元的数据处理方法、装置及存储介质-CN202210318852.X有效
发明人：赵东艳;王于波;潘成;陈燕宁;邵瑾;吴峰霞;薛晓勇;周芝梅;庞振江;甄岩;姜静雯;郭之望 -专利权人：北京智芯微电子科技有限公司;北京芯可鉴科技有限公司;复旦大学
申请日： 2022-03-29 - 公布日： 2022-06-17 - 主分类号： G11C13/00 文献下载
摘要：本申请实施例提供一种非易失性存储单元的数据处理方法、装置及存储介质，属于半导体技术领域。方法包括：获取待处理数据；确定待处理数据对应的数据热度类别；向非易失性存储单元施加与待处理数据的数据热度类别对应的编程电压信号，以将待处理数据写入非易失性存储单元。本实施方式在对非易失性存储单元进行数据写操作时，基于考虑数据的数据热度类别，针对待处理数据的不同数据热度类别向非易失性存储单元施加不同大小的编程电压，从而使得不同数据热度类别的数据在非易失性存储单元中具有不同的数据保持时间，进而能够有效降低功耗。
非易失性存储单元数据处理方法装置介质

[发明专利]以太网MAC控制器及其接收数据的方法-CN202210094557.0在审
发明人：熊奎;冯晨;刘庚;魏永静;刘磊;徐彬泰;周芝梅 -专利权人：国网思极紫光（青岛）微电子科技有限公司;北京智芯微电子科技有限公司;国网山东省电力公司信息通信公司;国家电网有限公司;国网信息通信产业集团有限公司
申请日： 2022-01-26 - 公布日： 2022-06-03 - 主分类号： H04L47/10 文献下载
摘要：本发明提供一种以太网MAC控制器及其接收数据的方法，属于智能电力系统领域。所述方法以太网MAC控制器执行，包括：对接收数据进行帧类型判断；若当前帧为控制帧，则根据接收数据执行控制动作；若当前接收数据为VLAN帧或普通帧，则对当前接收数据进行接收类型匹配过滤或长度匹配过滤；若接收类型匹配过滤或长度匹配过滤成功，则继续接收数据，否则停止接收数据并删除已接收数据。通过在以太网MAC控制器中增加类型过滤模块进行类型过滤，实现在以太网MAC控制器上直接完成对接收数据的类型过滤，如果接收类型匹配过滤失败，则停止接收数据，且数据不会通过数据总线传输到CPU控制器。
以太网 mac 控制器及其接收数据方法

1
2
3
下一页»
尾页
共 41 条