“H01L29/86”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1777个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制作方法-CN202010887358.6有效
发明人：王连红;平尔萱 -专利权人：长鑫存储技术有限公司
申请日： 2020-08-28 - 公布日： 2023-10-24 - 主分类号： H01L29/861 文献下载
摘要：本发明涉及半导体技术领域，提出一种半导体器件及其制作方法，该半导体器件包括：衬底、半导体结构、绝缘层、导电层；所述半导体结构位于所述衬底的一侧，包括第一半导体结构和第二半导体结构，所述第一半导体结构和所述第二半导体结构形成PN结；所述绝缘层位于所述半导体结构背离所述衬底的一侧；所述导电层位于所述绝缘层背离所述衬底的一侧，且所述导电层在所述衬底的正投影与所述PN结在所述衬底的正投影至少部分重合。所述导电层用于减小所述第一半导体结构和所述第二半导体结构形成的PN结的势垒，从而增加在相同电压下所述PN结的电流密度。
半导体器件及其制作方法

[发明专利]一种垂直型半导体器件及其制备方法-CN202311182187.7在审
发明人：陈龙;闫韶华;黎子兰 -专利权人：广东致能科技有限公司
申请日： 2023-09-14 - 公布日： 2023-10-20 - 主分类号： H01L29/861 文献下载
摘要：本发明涉及一种垂直型半导体器件及其制备方法，属于半导体技术领域，用于解决对衬底刻蚀处理时损伤器件功能层的技术问题。所述垂直型半导体器件包括异质衬底、N型Ⅲ‑Ⅴ族化合物层、器件功能层和导电层，其中，异质衬底正面至少包括第一区域和第二区域；N型Ⅲ‑Ⅴ族化合物层提供在所述异质衬底正面的第二区域上方；器件功能层提供在N型Ⅲ‑Ⅴ族化合物层上方；导电层提供在异质衬底正面的第一区域上方，与异质衬底形成欧姆接触，且导电层自第一区域延伸到N型Ⅲ‑Ⅴ族化合物层，与N型Ⅲ‑Ⅴ族化合物层形成欧姆接触。本发明无需复杂的键合、衬底去除等薄膜转移工艺，因而不会因为刻蚀衬底而损伤到器件功能层。
一种垂直半导体器件及其制备方法

[发明专利]半导体二极管以及制造方法-CN202310363834.8在审
发明人： T·R·西门尼克;J·韦耶斯;A·蒂尔克 -专利权人：英飞凌科技股份有限公司
申请日： 2023-04-06 - 公布日： 2023-10-17 - 主分类号： H01L29/861 文献下载
摘要：公开了半导体二极管和制造方法。半导体二极管包括具有第一表面和与第一表面相对的第二表面的宽带隙半导体本体。宽带隙半导体本体包括第一pn结二极管，具有邻接第一表面的第一p掺杂区以及邻接第一表面和第二表面的第一n掺杂区。半导体二极管还包括半导体元件，半导体元件包括具有第二p掺杂区和第二n掺杂区的第二pn结二极管。半导体二极管还包括在宽带隙半导体本体和半导体元件之间的电介质结构，其使宽带隙半导体本体与半导体元件电绝缘。半导体二极管还包括阴极接触。半导体元件的带隙能量小于宽带隙半导体本体的带隙能量。阴极接触在第二表面处电连接到第一n掺杂区。第二pn结二极管的第二n掺杂区被电耦合到第一pn结二极管的第一n掺杂区。
半导体二极管以及制造方法

[发明专利]一种快恢复二极管及其制备方法-CN202311090312.1在审
发明人：刘庆红;王军;刘雯娇;刘鹏飞;沈海波 -专利权人：上海维安半导体有限公司
申请日： 2023-08-28 - 公布日： 2023-10-13 - 主分类号： H01L29/861 文献下载
摘要：本发明提供一种快恢复二极管及其制备方法，包括元胞区、围绕元胞区设置的主结区和围绕主结区设置的终端区，还包括：于元胞区中设置穿过元胞区且与主结区同时形成的一掺杂区域。有益效果：通过在元胞区中设置穿过芯片中心区域的和主结同时形成的掺杂区域，使得电流不仅向四周发散，同时也流向芯片中心区域，从而可以有效改善电流集边效应；在不增加快恢复二极管制备工艺步骤情况下，改善了快恢复二极管的集边效应，提高了芯片的可靠性。
一种恢复二极管及其制备方法

[发明专利]半导体层、振荡元件以及半导体层的制造方法-CN201880037796.4有效
发明人：芦泽公一 -专利权人：株式会社UACJ
申请日： 2018-06-08 - 公布日： 2023-10-13 - 主分类号： H01L29/861 文献下载
摘要：本发明提供半导体层、振荡元件以及半导体层的制造方法。半导体层包括将通过使氧化铝膜(Al2O3)含有过量的铝(Al)而形成施主能级的n型半导体(Al2O3(n型))、与通过使氧化铝膜(Al2O3)含有过量的氧(O)而形成受主能级的p型半导体(Al2O3(p型))接合而成的pn结。
半导体振荡元件以及制造方法

[发明专利]一种基于异质衬底准垂直结构氧化镓二极管及其制备方法-CN202311130773.7在审
发明人：张春福;刘丁赫;张泽雨林;赵胜雷;陈大正;张进成;郝跃 -专利权人：西安电子科技大学
申请日： 2023-09-04 - 公布日： 2023-10-10 - 主分类号： H01L29/861 文献下载
摘要：本发明公开了一种基于异质衬底准垂直结构氧化镓二极管，包括：异质衬底、N+氧化镓层、阴极、N‑氧化镓层、P型氧化镍层和阳极。本发明为实现高热导率异质衬底支撑的氧化镓器件采用准垂直结构，极大地降低了器件热阻，提高散热能力，有效地提高了器件的使用可靠性。此外，本发明引入P型氧化镍形成异质PN结，解决了氧化镓P型掺杂难的问题。本发明还提供一种基于异质衬底准垂直结构氧化镓二极管的制备方法，采用异质集成方法将高热导率异质衬底与氧化镓结合，实现热场、电场、结构力场等多物理场耦合，提供了缓解氧化镓基器件严重自热效应的改良方案，有利于发展适用于高电压高功率低热阻的氧化镓基电力电子器件。
一种基于衬底垂直结构氧化二极管及其制备方法

[实用新型]二极管-CN202321329253.4有效
发明人：王明辉;李振弘 -专利权人：杭州士兰集成电路有限公司
申请日： 2023-05-26 - 公布日： 2023-10-10 - 主分类号： H01L29/861 文献下载
摘要：本实用新型提供了一种二极管，包括：基底，所述基底中形成有多个沟槽；多晶硅层，填充于所述沟槽中；离子掺杂区，位于所述多晶硅层和所述基底中，且所述基底中的离子掺杂区随形包围所述多晶硅层，各个所述沟槽的顶部之间的离子掺杂区相互连接；所述离子掺杂区与所述基底的导电类型相反，以使得所述离子掺杂区与所述基底之间形成PN结。本实用新型的技术方案使得二极管在具有低击穿电压的同时，还能适应于低功耗电路的需求。
二极管

[实用新型]一种光伏旁路二极管-CN202320808509.3有效
发明人：陈义;张兆成 -专利权人：扬州茂佳电子有限公司
申请日： 2023-04-13 - 公布日： 2023-10-03 - 主分类号： H01L29/861 文献下载
摘要：本实用新型公开了二极管领域内的一种光伏旁路二极管，包括第一框架和第二框架，第一框架和第二框架之间经铜跳线相连，第一框架一侧中部向第二框架方向延伸形成基岛，第二框架一侧两边向第一框架方向延伸形成一对设置在基岛两旁的接线端子，基岛与接线端子之间形成凹凸配合，基岛正面设置有芯片，芯片与两接线端子之间经铜跳线相连，芯片及铜跳线外周包裹塑封壳，铜跳线宽度大于芯片，本实用新型解决了现有技术中过电流能力弱、散热性能差的问题。
一种旁路二极管

[发明专利]一种平面串联耐高压二极管及其制备方法-CN201911344891.1有效
发明人：梁存宝;杜永超;铁剑锐;王鑫;孙希鹏;李晓东 -专利权人：中国电子科技集团公司第十八研究所;天津恒电空间电源有限公司
申请日： 2019-12-24 - 公布日： 2023-09-29 - 主分类号： H01L29/861 文献下载
摘要：一种平面串联耐高压二极管及其制备方法，所述二极管包括：衬底、浅磷扩散层、深硼扩散层、深磷扩散层、氧化隔离层、电极层和电极焊点。本申请提供的一种平面串联耐高压二极管及其制备方法，采用了Si(i)本征材料，增大了底部电阻，降低了结区外的漏电的发生，降低二极管的反向漏电流；并使用了磷隔离环的设计，减小了二极管边缘漏电，也起到了降低了二极管的反向漏电流的作用；在避免互连电极与二极管短路方面，采用了氧化隔离技术设计；结构设计中，每个单体二极管采用了大面积PN区，降低了二极管的正向导通电阻；通过串联结构将2个或多个二极管首尾连接，增大了反向结区电阻，起到了器件反向高耐压的效果。
一种平面串联高压二极管及其制备方法

[发明专利]带反向放大作用的吸收二极管器件结构及制造方法-CN202210697050.4有效
发明人：许柏松;徐占勤;任艳炯;陈烨;赵飞;任晓塍;李泽炎 -专利权人：江苏新顺微电子股份有限公司
申请日： 2022-06-20 - 公布日： 2023-09-26 - 主分类号： H01L29/861 文献下载
摘要：本发明公开了带反向放大作用的吸收二极管器件结构及制造方法。带反向放大作用的吸收二极管器件结构，包括重型掺磷衬底，重型掺磷衬底上方设有高阻区，高阻区的中间靠近外部区域开环形槽，环形槽作为形成结终端延伸区的终端区窗口；高阻区还开设有窄环形窗口，终端区窗口的内侧与窄环形窗口相邻设置；窄环形窗口填充有P形填充层；高阻区的正中间开设有P形掺杂区窗口，P形掺杂区窗口形成P型掺杂区；窄环形窗口与P型掺杂区存有间隙；P型掺杂区的内部以及高阻区的边缘开设N形掺杂区窗口，形成有源区N+型掺杂区和终端保护区；还包括短接P型掺杂区与N+型掺杂区的上层金属层，上层金属层覆盖在高阻区的上方。提高了芯片适应能力。
反向放大作用吸收二极管器件结构制造方法

[发明专利]一种面向倍频应用的氮化镓双向导通二极管以及制作方法-CN202010270625.5有效
发明人：郭好文;邹新波;杨杨 -专利权人：上海科技大学
申请日： 2020-04-08 - 公布日： 2023-09-26 - 主分类号： H01L29/861 文献下载
摘要：本发明提供了一种面向倍频应用的氮化镓双向导通二极管，其特征在于，包括由下至上布置的蓝宝石衬底层、AlN缓冲层、N型GaN层一、本征GaN层、N型GaN层二，电极层一位于N型GaN层二之上，电极层二位于N型GaN层一之上。本发明的另一个技术方案是提供了一种如上述的面向倍频应用的氮化镓双向导通二极管的制作方法。本发明具备低电压、倍频增益稳定和较好偶次谐波抑制的特点。本发明在零偏置电压附近，其二次和三次倍频增益平坦稳定，因此其具备低电压工作或者低功耗条件下的倍频能力。
一种面向倍频应用氮化双向二极管以及制作方法

[发明专利]功率元件中的梯度掺杂-CN202280013183.3在审
发明人：阿希什·帕尔;埃尔·迈赫迪·巴齐兹;西达斯•克里希南;陈星;于澜;泰勒·谢尔伍德 -专利权人：应用材料公司
申请日： 2022-01-26 - 公布日： 2023-09-22 - 主分类号： H01L29/861 文献下载
摘要：形成半导体结构的多个示例性方法可包括在半导体基板上形成掺杂硅层。可以随距该半导体基板的距离增加而增加掺杂水平。这些方法可包括蚀刻该掺杂硅层，以界定延伸至该半导体基板的沟槽。该掺杂硅层可界定该沟槽的倾斜侧壁。该沟槽的特征可在于大于或约30μm的深度。这些方法可包括用第一氧化物材料给该沟槽加衬。这些方法可包括在该沟槽内沉积第二氧化物材料。这些方法可包括形成接触部以产生功率元件。
功率元件中的梯度掺杂

[发明专利]一种高压低阻尼振荡软恢复二极管及制造方法-CN202310774774.9在审
发明人：张桥;颜家圣;黄智;刘鹏;张灿阳;肖彦;刘晓;任丽 -专利权人：湖北台基半导体股份有限公司
申请日： 2023-06-28 - 公布日： 2023-09-19 - 主分类号： H01L29/861 文献下载
摘要：本发明名称为一种高压低阻尼振荡软恢复二极管及制造方法，以N‑区为衬底，包括阳极外端P+环、阳极P+块、P‑缓冲层、阴极外端N缓冲层、N缓冲层块环、阴极外端N+环、阴极N+区和阴极P+块，所述的N‑区的阴极K侧均匀设置了N缓冲层块和N缓冲层环，N缓冲层环、N缓冲层块和N‑区上交替设置了高浓度的阴极外端N+环、阴极N+区和阴极P+块，N+区交叠和包围N缓冲层，N缓冲层块包围阴极P+块，阴极P+块与阴极N+区之间由N缓冲层隔离；N‑区与阳极P+块之间设置了P‑缓冲层。本发明方法高压二极管具有更高的反向阻断电压、特软的反向恢复特性和较低的反向恢复阻尼振荡，阴极外端N缓冲层环可提高抗动态雪崩能力，具有更高的可靠性。
一种压低阻尼振荡恢复二极管制造方法

[发明专利]用于电解保护的二极管器件-CN201710763750.8有效
发明人：何飞 -专利权人：常州银河世纪微电子股份有限公司
申请日： 2017-08-30 - 公布日： 2023-09-15 - 主分类号： H01L29/861 文献下载
摘要：本发明公开了一种用于电解保护的二极管器件结构，包括P型基底材料，在所述P型基底材料上，从下到上依次设置有的第一区域、第二区域、第三区域和第四区域；第一区域为在P型基底材料的背面进行的大面积的浓磷掺杂区域，该第一区域的方块电阻为0.2‑20Ω/m2，结深为3‑20μm；第二区域为P型基底材料无掺杂的本征区域；所述第三区域为在P型基底材料的上半部进行的淡磷掺杂区域，该第三区域的方块电阻为20‑100Ω/m2，结深10‑40μm；第四区域为在P型基底材料的上表面进行的浓硼掺杂区域；本发明提供一种用于电解保护的二极管器件结构，该结构具有过压保护功能，当两端电压达到一定程度后器件呈低阻状态。
用于电解保护二极管器件

[发明专利]瞬态电压抑制器及其制造方法-CN201811329679.3有效
发明人：祁树坤;刘钰;王国鹏;袁广睿;马永健;陆浩;陈晖;李静;刘奕国 -专利权人：无锡力芯微电子股份有限公司
申请日： 2018-11-09 - 公布日： 2023-09-12 - 主分类号： H01L29/861 文献下载
摘要：本发明提供一种瞬态电压抑制器及其制造方法，瞬态电压抑制器包括：衬底；外延层，其位于衬底的上表面，外延层的杂质类型与衬底的杂质类型相反；多个深槽，所述深槽自所述外延层的上表面贯穿外延层并延伸至衬底内，多个深槽沿外延层的上表面依次间隔排布；杂质层，其位于衬底中的深槽的侧壁或底部，杂质层的杂质类型与衬底的杂质类型相反；绝缘介质，其填充于形成有杂质层的深沟槽内。与现有技术相比，本发明基于瞬态电压抑制器的深槽隔离结构，在衬底中的深槽的底部或侧壁处，形成深度不同的杂质层，这些杂质层与衬底形成一个或多个P‑N结面，从而不仅可以优化瞬态电压抑制器的雪崩击穿特性，而且可以有效降低瞬态电压抑制器的寄生电容。
瞬态电压抑制器及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 1777 条