[发明专利]半导体元件装配用基板及其制造方法和半导体器件

说明书

技术领域

本发明涉及装配半导体元件的半导体元件装配用基板、其制造方法和具备已经装配上了半导体元件的半导体元件装配用基板的半导体器件。

发明的背景

最近的半导体器件，借助于集成度的增大和高频化，有望实现多引脚且小型的封装。为此，使用现有的引线框架的周边端子式类型，如果增加端子数则封装将导致大型化。对策之一是缩小端子节距，但是要缩小到0.4mm以下是困难的。

作为导致端子数的增加的对策，有把端子配置成面状的面积阵列式的封装。在该面积阵列封装上，必须有用来把引线从芯片端子引向外部端子的布线基板。如果把外部端子电极设于布线基板的下表面上，则芯片的装配面要分成布线基板的上表面的情况和下表面的情况。在把芯片装配到上表面上的情况下，就要有联结布线基板的上表面和下表面的层间连接。在把芯片装配到布线基板的下表面上的情况下，则不需要这种连接。但是，在把芯片装配到布线基板的下表面上的情况下，为了吸收芯片的厚度和密封所需要的厚度，就必须有凹部。

该凹部被称之为空腔，在空腔存在于下面的情况下，被称作空腔在下构造。为制作该构造，一般地说，可以用在基板上锪孔或者是把基板锪透粘接到基板上的办法制作。在该构造的情况下，由于布线面是同一个面，故芯片连接部分和外部电极的高度变化的情况下，就需要多层构造的布线。可以用这些方法形成满足芯片收容部分和芯片连接部分和外部电极部分之间的立体式的位置关系。

作为面积阵列式半导体封装之一，有把焊料球用作连接端子的网格焊球阵列(BGA)。该BGA与使用现有的引线框架的半导体器件比价格昂贵，人们希望降低其价格。价格高的主要理由是，半导体元件装配用基板的构造或制造工艺比起引线框架来复杂。因此，人们希望开发构造和制造工艺简单的半导体元件装配用基板。

面积阵列式半导体封装所用的布线基板，一般被称之为插入层(interposer)基板，插入层基板粗分起来有薄膜形状、硬板形状等。布线层数为1层2层或3层以上。一般说，布线层数少的造价低。

可以期望最低的造价的是1层的布线构造。在布线存在于插入层基板的至少两面上的情况下，就可以把半导体芯片装配部分和外部端子分放到表面和背面上。但是，如果用1层的布线构造的插入层基板，则半导体芯片装配部分和外部端子就变成为在同一个面上。在这样的1层的布线构造中，就必须把至少与芯片的厚度那么厚的凹部设置在布线面一侧，以便容纳半导体芯片，其制造方法就成了问题。

被称作TAB(Tape Automated Bonding，载带自动键合)和TCP(Tape Carrier Package，载带封装)的插入层基板和封装技术，锪通插入层基板的中央部分设置半导体芯片。在硬板中，仍然锪通插入层基板的中央部分制作半导体芯片收容部分，作为底板，或者是把金属板粘接起来，或者是对插入层基板的中央部分进行锪孔加工形成凹部。若用这种方法，则布线在平面部分上，且在凹部上不存在布线。

发明的概述

本发明是考虑到上述那些问题而发明的，其目的是提供一种半导体元件装配用基板及其制造方法、以及在半导体元件装配用基板上已经装配上半导体元件的半导体器件，上述半导体元件装配用基板可以实现小型化、高可靠性、价格便宜，且可以容易地实现设计和制造方法的标准化。

为了实现上述目的，本发明在具备凹部的半导体元件装配用基板，或者在把半导体元件装配到该凹部中之后，用密封树脂密封后的半导体器件中，其特征是：上述半导体元件装配用基板具备沿该基板表面和上述凹部的基板壁面配置的布线。上述布线由下述部分构成：与在上述凹部开口一侧的该基板表面上设置的外部连接端子连接的外部连接端子部分，与上述所装配的半导体元件连接的内部连接端子部分，和上述外部连接端子部分与上述内部连接端子部分之间的布线部分。上述布线埋入到上述基板表面和上述凹部的基板壁面中，上述内部连接端子部分位于上述凹部内。

例如，上述凹部的基板壁面，假定是具备伸向该凹部的底面方向的预定倾斜角度范围内的倾斜度的壁面，其倾斜度为5～40度，更为理想的是在10～40度的范围内。此外，在用上述凹部的基板壁面的高度G和水平距离L来表示的情况下，要使倾斜构造变成为使两者之比L/G为1.5＜L/G＜10，更为理想的是2＜L/G＜10，最为理想的是3＜L/G＜10。

上述凹部，例如借助于凸型的冲压成型构成。此外，上述凹部也可以作成为形成了多个台阶。