[实用新型]芯片封装单元及由其所堆叠形成的封装结构

说明书

本实用新型公开一种芯片封装单元及由其所堆叠形成的封装结构，其中该芯片封装单元是由一晶圆上进行一切割作业所分别切割形成，各芯片封装单元具有一芯片、一第一重布线层(RDL，Redistribution Layer)及一第二重布线层(RDL，Redistribution Layer)及至少一第一电路层，各第一电路层电性连接地设于各第一导接线路与各第二导接线路之间，且位于该芯片的至少一第一侧边、该第一重布线层的至少一第二侧边及该第二重布线层的至少一第三侧边上；其中该芯片得通过各第一导接线路或各第二导接线路向外电性连接，达成制程简化及节省能源，以利于制造端降低成本。

技术领域

本实用新型涉及芯片封装技术领域，具体涉及一种封装结构，尤指一种由至少两个芯片封装单元所堆叠形成的封装结构，其中每一该芯片封装单元具有一芯片、一第一重布线层(RDL，Redistribution Layer)及一第二重布线层(RDL，Redistribution Layer)及至少一第一电路层，每一该第一电路层电性连接地设于每一该第一导接线路与每一该第二导接线路之间，且位于该芯片的至少一第一侧边、该第一重布线层的至少一第二侧边及该第二重布线层的至少一第三侧边上；其中每一该芯片封装单元的该芯片得通过每一该第一导接线路或每一该第二导接线路向外电性连接，以实现封装结构中的每一该芯片封装单元得通过每一该芯片封装单元的表面或背面(相对于每一该芯片封装单元的表面)来对外电性连接。

背景技术

在现有的芯片封装结构中，具有一种能由芯片封装结构的表面电性连接至芯片封装结构的背面(即相对于表面)的双层芯片封装结构，以实现芯片封装结构中的芯片得由芯片封装结构的表面或背面来对外电性连接，增加产品的市场竞争力；此外，上述的芯片封装结构为从一个晶圆上去分别切割而形成，即一个晶圆上有多个芯片封装结构，其中各个芯片封装结构都对应地位于晶圆的各个芯片作业区中。

上述现有的芯片封装结构必须在芯片封装结构的表面往背面贯穿出一硅穿孔(TSV，Through Silicon Via)，以在该硅穿孔内设有与芯片封装结构中芯片电性连接的连接线路，以此实现芯片得通过芯片封装结构的表面或背面来对外电性连接的功效。然而，该硅穿孔的构成造成了制造端的制程增加，且芯片封装结构一般具有金属的结构层而硬度较硬，这使得该硅穿孔的构成需耗费较多能源，不利于制造端降低成本。此外，在晶圆上构成多个该硅穿孔需在晶圆上各个芯片作业区中进行，各个芯片封装结构即位于各个芯片作业区内，即各个该硅穿孔的构成增加损伤各个芯片封装结构内部线路的风险，使得各个芯片封装结构内部线路的设计需要重新规划，以回避各个该硅穿孔的位置来避免损伤，导致制造端的成本增加。

因此，一种有效地解决现有芯片封装结构的硅穿孔的构成造成了制造端的制程增加及能源耗费的问题，且不需要重新规划芯片封装结构内部线路的芯片封装单元及由其所堆叠形成的封装结构，为目前相关产业的迫切期待。

实用新型内容

本实用新型的主要目的在于提供一种芯片封装单元及由其所堆叠形成的封装结构，其中该芯片封装单元更为由一晶圆上进行一切割作业所分别切割形成，每一该芯片封装单元具有一芯片、一第一重布线层(RDL，Redistribution Layer)及一第二重布线层(RDL，Redistribution Layer)及至少一第一电路层，每一该第一电路层电性连接地设于每一该第一导接线路与每一该第二导接线路之间，且位于该芯片的至少一第一侧边、该第一重布线层的至少一第二侧边及该第二重布线层的至少一第三侧边上；其中该芯片得通过每一该第一导接线路或每一该第二导接线路向外电性连接，有效地解决现有芯片封装结构的硅穿孔的构成造成了制造端的制程增加及能源耗费的问题，且不需要重新规划芯片封装结构内部线路。