[发明专利]贯穿孔结构的制作方法、半导体结构及封装结构

说明书

本发明提供一种贯穿孔结构的制作方法、半导体结构及封装结构，所述方法包括：提供一基底；对所述基底进行第一次刻蚀，形成第一通孔；对所述基底进行第二次刻蚀，在所述第一通孔底部形成第二通孔，所述第二通孔的纵截面呈长方形，所述第二通孔的横截面尺寸大于所述第一通孔顶部的横截面尺寸。所述第一通孔与所述第二通孔构成的贯穿孔，其顶部的横截面尺寸小于其底部的横截面尺寸，顶部的横截面尺寸比较小，能够避免由于贯穿孔尺寸比较大而造成的平坦化工艺条件差的问题，改善了平坦化工艺，而底部的横截面尺寸比较大，可以减小阻抗，从而提高基底内的器件的性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种贯穿孔结构及其制作方法。

背景技术

集成电路技术随着摩尔定律而快速发展，更高的电路集成密度催生了更高的互连密度，并带来后道互连方式和封装技术上的全面变革。以硅通孔(Through Silicon Via，TSV)互连为核心的三维集成封装成为提升器件性能和性价比的必然选择。TSV技术是一种直接穿透硅片本身而实现堆叠芯片之间的垂直上下互连，形成高密度三维集成芯片的方法，该技术具有“高密度、多功能、小尺寸”等众多优点。

传统的DRAM(Dynamic Random Access Memory，动态随机存取存储器)TSV技术一般堆叠4X/8X DRAM芯片，相邻所述芯片之间通过硅通孔进行连接。然而较大尺寸的硅通孔(例如5*5μm/10*10μm)填充铜之后会使得平坦化工艺条件恶化，而进行芯片键合的热平衡也会使得硅通孔内的铜柱从表面突起，导致平面化程度更差，并且高应力会使得晶格畸变严重，最终导致器件失效。

发明内容

本发明的目的在于提供一种贯穿孔结构的制作方法、半导体结构及封装结构，改善平坦化工艺，提高器件性能。

为解决上述技术问题，本发明提供一种贯穿孔结构的制作方法，包括以下步骤：

提供一基底；

对所述基底进行第一次刻蚀，形成第一通孔；以及

对所述基底进行第二次刻蚀，在所述第一通孔底部形成第二通孔，所述第二通孔的纵截面呈长方形，所述第二通孔的横截面尺寸大于所述第一通孔顶部的横截面尺寸。

可选的，所述基底上还形成有绝缘层；对所述基底进行第一次刻蚀之前，还包括：对所述绝缘层进行刻蚀，形成暴露出所述基底的第三通孔，所述第一通孔位于所述第三通孔的底部，且所述第三通孔的纵截面呈长方形，所述第三通孔的横截面尺寸等于所述第一通孔顶部的横截面尺寸。

可选的，所述第一通孔顶部的横截面尺寸小于所述第一通孔底部的横截面尺寸，且所述第二通孔的横截面尺寸等于所述第一通孔底部的横截面尺寸。

可选的，所述第一次刻蚀与所述第二次刻蚀均采用干法刻蚀工艺；所述干法刻蚀工艺包含多组依次循环进行的刻蚀处理、钝化处理以及底部清除处理；

所述刻蚀处理的步骤包括：刻蚀所述基底，在所述基底内形成凹槽；所述钝化处理的步骤包括：在所述凹槽的底部和侧壁形成钝化层；所述底部清除处理的步骤包括：去除所述凹槽底部的所述钝化层。

可选的，所述第一次刻蚀中，后一次刻蚀处理的反应时间大于前一次刻蚀处理的反应时间。

可选的，所述第二次刻蚀中，后一次刻蚀处理的反应时间等于前一次刻蚀处理的反应时间。

可选的，对所述绝缘层进行刻蚀至暴露出所述基底之后，所述制作方法还包括：继续对部分厚度的所述基底进行刻蚀以形成位于所述绝缘层与部分基底内的所述第三通孔。

可选的，在平行于所述基底的方向上，所述第一通孔的顶部侧壁与底部侧壁在平行于所述基底上的方向上的距离大于所述第三通孔至所述器件的距离。

可选的，所述制作方法还包括：在所述第一通孔与所述第二通孔内填满导电材料。