[发明专利]半导体封装

说明书

一种半导体封装，包括下半导体芯片和在垂直于下半导体芯片的顶表面的第一方向上在下半导体芯片上堆叠的半导体芯片。连接凸块位于下半导体芯片与最下面的半导体芯片之间以及半导体芯片之间。保护层覆盖每个连接凸块的侧表面。模制层位于下半导体芯片上并且覆盖半导体芯片的侧表面。模制层在最下面的半导体芯片与下半导体芯片之间以及在半导体芯片之间延伸。保护层位于模制层与每个连接凸块的侧表面之间。

相关申请的交叉引用

本申请要求于2021年10月5日向韩国知识产权局提交的韩国专利申请第10-2021-0131682号的优先权，其公开内容通过引用整体并入本文。

技术领域

本发明构思涉及一种半导体封装和/或其制造方法，更具体地，涉及一种其中安装有多个半导体芯片的半导体封装和/或其制造方法。

背景技术

提供半导体封装以实现有资格用在电子产品中的集成电路芯片。通常，在半导体封装中，半导体芯片安装在印刷电路板(PCB)上，并且接合线或凸块用于将半导体芯片电连接到印刷电路板。随着电子工业的发展，存在对更小、更轻和多功能电子设备的需求，因此提出了将多个芯片堆叠在单个半导体封装中的多芯片封装，或者将不同种类的芯片安装在单个半导体封装中并作为一个系统工作的系统级封装。

发明内容

本发明构思的一些示例实施例提供了一种具有改进的电特性的半导体封装和/或其制造方法。

本发明构思的一些示例实施例提供了一种具有改进的热辐射特性的半导体封装和/或一种制造该半导体封装的简化方法。

根据本发明构思的一些示例实施例，一种半导体封装可以包括：下半导体芯片；多个半导体芯片，在与下半导体芯片的顶表面垂直的第一方向上堆叠在下半导体芯片上；多个连接凸块，位于下半导体芯片与所述多个半导体芯片中的最下面的半导体芯片之间，并且所述多个连接凸块位于所述多个半导体芯片之间；保护层，覆盖所述多个连接凸块中的每一个的侧表面；以及模制层，位于下半导体芯片上，模制层覆盖所述多个半导体芯片的侧表面。模制层可以在所述多个半导体芯片中的所述最下面的半导体芯片与下半导体芯片之间延伸，并且模制层在所述多个半导体芯片之间延伸。保护层可以位于模制层与所述多个连接凸块中的每一个的侧表面之间。

根据本发明构思的一些示例实施例，一种半导体封装可以包括：下半导体芯片；多个半导体芯片，在与下半导体芯片的顶表面垂直的第一方向上堆叠在下半导体芯片上；多个连接凸块，位于下半导体芯片与所述多个半导体芯片中的最下面的半导体芯片之间，并且所述多个连接凸块位于所述多个半导体芯片之间；保护层，覆盖所述多个连接凸块中的每一个的侧表面；模制层，覆盖所述多个半导体芯片的侧表面，并且在所述多个半导体芯片中的所述最下面的半导体芯片与下半导体芯片之间以及在所述多个半导体芯片之间延伸；并且该模制层在所述多个半导体芯片中的所述最下面的半导体芯片与下半导体芯片之间或在所述多个半导体芯片之间限定至少一个空隙。所述至少一个空隙可以暴露保护层的至少一部分。

根据本发明构思的一些示例实施例，一种半导体封装可以包括：下半导体芯片；多个半导体芯片，在与下半导体芯片的顶表面垂直的第一方向上堆叠在下半导体芯片上，所述多个半导体芯片中的每一个包括贯穿其中的多个芯片贯通电极；多个连接凸块，位于所述多个半导体芯片之间；保护层，覆盖所述多个连接凸块中的每一个的侧表面；以及模制层，覆盖所述多个半导体芯片并且在所述多个半导体芯片之间延伸。芯片贯通电极可以与所述多个连接凸块中的对应的连接凸块连接。保护层可以位于模制层与所述多个连接凸块中的每一个的侧表面之间。

附图说明

本文所描述的附图仅用于说明所选实施例的目的而不是所有可能的实施方式，并且不旨在限制本公开的范围。

图1示出了表示根据本发明构思的一些示例实施例的半导体封装的截面图。

图2示出了表示图1所示的部分P的放大图。