[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构，其特征在于，包括：

半导体基板，所述半导体基板上包括外延层，所述外延层中形成有第一掺杂区、自所述外延层的表面延伸至所述第一掺杂区中的第三掺杂区及位于所述第三掺杂区两侧的第一掺杂区上的第二掺杂区；

电介质层，位于所述第一掺杂区两侧的外延层中，其中所述电介质层、所述第二掺杂区及所述第一掺杂区的侧壁共面，且所述电介质层的顶面低于所述第一掺杂区的底面；

沟道层，覆盖所述第一掺杂区、所述第二掺杂区以及部分所述外延层的侧壁并延伸至所述电介质层上；

控制栅极，位于所述电介质层上并覆盖所述沟道层的侧壁，且所述控制栅极的顶面和所述第二掺杂区的表面平齐。

2.根据权利要求1所述的半导体结构，其特征在于，所述第一掺杂区和所述第三掺杂区的掺杂类型相同，且与所述第二掺杂区、所述外延层的掺杂类型不同。

3.根据权利要求1所述的半导体结构，其特征在于，所述第二掺杂区、所述第三掺杂区及所述外延层的顶面平齐，且所述第三掺杂区的底面与所述第一掺杂区的底面平齐。

4.根据权利要求1所述的半导体结构，其特征在于，所述沟道层的宽度为4nm～50nm，所述沟道层的底面与所述第一掺杂区的底面之间的高度差为0.1μm～0.4μm。

5.根据权利要求1所述的半导体结构，其特征在于，所述沟道层还延伸至所述第二掺杂区的部分表面。

6.根据权利要求5所述的半导体结构，其特征在于，位于所述第二掺杂区表面的所述沟道层的宽度为0.3μm～0.6μm。

7.根据权利要求1所述的半导体结构，其特征在于，所述控制栅极和所述电介质层之间还包括所述沟道层。

8.根据权利要求1所述的半导体结构，其特征在于，所述电介质层的底面高于所述外延层的底面或者和所述外延层的底面平齐。

9.根据权利要求8所述的半导体结构，其特征在于，所述电介质层的底面高于所述外延层的底面，且位于所述电介质层下方的所述外延层的厚度不超过5μm。

10.根据权利要求1所述的半导体结构，其特征在于，所述电介质层的宽度为0.3μm～4μm。

11.根据权利要求1所述的半导体结构，其特征在于，所述外延层的厚度为5μm～33μm，所述第一掺杂区的厚度为0.3μm～1.3μm，所述第二掺杂区的深度为0.1μm～0.5μm。

12.根据权利要求1所述的半导体结构，其特征在于，所述第三掺杂区的宽度为0.5μm～3μm，位于所述第三掺杂区两侧的所述第一掺杂区和所述第二掺杂区的宽度为0.2μm～1μm。

13.根据权利要求1所述的半导体结构，其特征在于，所述外延层的材料包括碳化硅；所述沟道层的材料包括二氧化硅；所述控制栅极的材料包括多晶硅、非晶硅、锗硅和多晶碳化硅中的至少一种。

14.根据权利要求1所述的半导体结构，其特征在于，所述电介质层的介电系数高于碳化硅的介电系数。

15.根据权利要求14所述的半导体结构，其特征在于，所述电介质层的材料包括Hf₂O、SiN、Al₂O₃、Ta₂O、ZrO₂及TiO₂中的至少一种。

16.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：

阳极，位于所述第二掺杂区、所述第三掺杂区、所述沟道层及所述控制栅极的表面；

阴极，位于所述半导体基板的下表面。