[发明专利]半导体结构的制备方法、半导体结构、存储器和存储系统

说明书

本发明提供了一种半导体结构的制备方法、半导体结构、存储器和存储系统，半导体结构的制备方法包括：在衬底上依次形成第一堆叠结构以及第二堆叠结构，并以第一堆叠结构为停止层，形成沿第一方向穿过第二堆叠结构并延伸至第一堆叠结构中的沟道结构，其中，在刻蚀第二堆叠结构的环境下，第一堆叠结构具有第一刻蚀速率，第二堆叠结构具有第二刻蚀速率，第一刻蚀速率不大于第二刻蚀速率，本发明通过在第二堆叠结构的下方设置第一堆叠结构，且第一堆叠结构在刻蚀第二堆叠结构的环境下不易被刻蚀，因此，当以第一堆叠结构作为刻蚀形成沟道结构的沟道孔时的刻蚀停止层，可以保证沟道孔的底部能处于作为刻蚀停止层的第一堆叠结构中。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构的制备方法、半导体结构、存储器以及存储系统。

背景技术

随着电子技术的不断发展，3D NAND闪存存储器(3D NAND Flash)已被应用于越来越多的电子设备中，然而，目前在制备3D NAND闪存存储器的过程中，沟道孔的刻蚀难以控制，这将使得沟道孔容易延伸至衬底中，进而会影响存储器的电学性能。

发明内容

为了解决上述问题或其他问题，本发明提供了以下技术方案。

第一方面，本发明提供了一种半导体结构的制备方法，所述制备方法包括：

在衬底上依次形成第一堆叠结构以及第二堆叠结构；以及，

以所述第一堆叠结构为停止层，形成沿第一方向穿过所述第二堆叠结构并延伸至所述第一堆叠结构中的沟道结构；

其中，在刻蚀所述第二堆叠结构的环境下，所述第一堆叠结构具有第一刻蚀速率，所述第二堆叠结构具有第二刻蚀速率，所述第一刻蚀速率不大于所述第二刻蚀速率。

根据本发明一实施例的制备方法，其中，所述第一堆叠结构以及所述第二堆叠结构的材料相同。

根据本发明一实施例的制备方法，其中，所述第一堆叠结构包括多个第一绝缘层和多个第一牺牲层，所述第二堆叠结构包括多个第二绝缘层和多个第二牺牲层，其中：

所述第一绝缘层和所述第一牺牲层具有第一厚度，所述第二绝缘层和所述第二牺牲层具有第二厚度，所述第一厚度大于所述第二厚度。

根据本发明一实施例的制备方法，其中，在所述以所述第一堆叠结构为停止层，形成沿第一方向穿过所述第二堆叠结构并延伸至所述第一堆叠结构中的沟道结构的步骤之后，还包括：

形成沿所述第一方向在所述第二堆叠结构中延伸的栅缝隙开口；以及，

将所述第二堆叠结构的多个第二牺牲层置换为多个栅极层。

根据本发明一实施例的制备方法，其中，在所述将所述第二堆叠结构的多个第二牺牲层置换为多个栅极层的步骤之后，还包括：

去除所述衬底和所述第一堆叠结构；以及，

在所述第二堆叠结构上形成共源极层。

根据本发明一实施例的制备方法，其中，所述第一堆叠结构和所述第二堆叠结构具有交界面，所述栅缝隙开口沿所述第一方向延伸至所述第一堆叠结构或所述衬底，在所述将所述第二堆叠结构的多个第二牺牲层置换为多个栅极层的步骤之前，还包括：

在所述栅缝隙开口中形成保护结构，其中，所述保护结构具有顶面，所述顶面与所述交界面切齐。

根据本发明一实施例的制备方法，其中，所述在所述第二堆叠结构上形成共源极层的步骤之前，还包括：

去除所述保护结构。