[发明专利]一种基于分裂栅的碳化硅MOSFET器件及其制造方法

说明书

本发明公开了一种基于分裂栅的碳化硅MOSFET器件及其制造方法，所述该方法包括：将第一导电类型重掺杂区上的中间区域刻蚀出第一沟槽结构；第二导电类型体区深入到第一导电类型外延层内刻蚀出第二沟槽结构，第二沟槽结构的宽度小于第一沟槽结构的宽度；所述第一导电类型重掺杂区深入第二导电类型体区；第一沟槽结构和第二沟槽结构内表面形成二氧化硅；二氧化硅上淀积多晶硅，形成多晶硅栅。通过第一沟槽结构和第二沟槽结构形成了MOSFET的T型分裂栅沟槽结构，缩小了MOSFET器件元胞的尺寸，有效的消除JFET电阻、提高沟道的迁移率，降低碳化硅MOSFET器件的损耗。

技术领域

本发明涉及半导体制造领域，具体涉及一种基于分裂栅的碳化硅MOSFET器件及其制造方法。

背景技术

传统的平面型宽禁带半导体金属氧化物半导体场效应晶体管(Planar SiCMOSFET)由于栅极的平面结构导致通态电阻大，寄生电容高，导致其损耗较大，同时平面型宽禁带半导体MOSFET元胞的尺寸较大，影响其集成度和电流导通密度的提高，同时会提高器件的制造成本。

宽禁带半导体T型沟槽分裂栅结构MOSFET有效得消除了JFET区的电阻、提高沟道的迁移率，减小了栅漏寄生电容，降低器件的工作损耗，同时纵向的导电沟道使得器件的集成度和电流导通密度得到了明显的提升。

发明内容

本发明提供一种基于分裂栅的碳化硅MOSFET器件及其制造方法，能够解决背景技术中的技术的问题，通过宽禁带半导体T型沟槽分裂栅结构MOSFET有效得消除了JFET区的电阻、提高沟道的迁移率，减小了栅漏寄生电容，降低器件的工作损耗，纵向的导电沟道提升了器件的集成度和电流导通密度。

为解决上述技术问题，本发明提供一种基于分裂栅的碳化硅MOSFET器件的制造方法，包括以下步骤：

在第一导电类型衬底上的第一导电类型外延层上通过离子注入或外延形成第二导电类型体区；

在第二导电类型体区上通过离子注入形成第二导电类型重掺杂区；

通过掩膜在所述第一导电类型重掺杂区上的中间区域刻蚀出第一沟槽结构；

在第二导电类型体区深入到第一导电类型外延层内刻蚀出第二沟槽结构，所述第二沟槽结构的宽度小于所述第一沟槽结构的宽度；

在所述第二沟槽结构内对所述第一导电类型外延层进行离子注入，形成第二导电类型屏蔽区；

在第二导电类型重掺杂区深入第二导电类型体区通过离子注入形成第一导电类型重掺杂区；

在所述第一沟槽结构和所述第二沟槽结构内表面形成二氧化硅；

在形成所述二氧化硅后，淀积多晶硅，形成多晶硅栅；

掩蔽刻蚀多晶硅栅至多晶硅层的底部，并淀积二氧化硅。

较佳的，在第一导电类型衬底上的第一导电类型外延层上通过离子注入或外延形成第二导电类型体区之前还包括以下步骤：

在第一导电类型衬底上生长第一导电类型外延层；

对第一导电类型衬底和第一导电类型外延层掺杂元素，所述第一导电类型衬底的掺杂浓度高于所述第一导电类型外延层的掺杂浓度。

较佳的，所述第一导电类型衬底上生长所述第一导电类型外延层102，对第一导电类型衬底和第一导电类型外延层掺杂元素，第一导电类型衬底的掺杂浓度高于第一导电类型外延层的掺杂浓度，第一导电类型外延层的厚度和掺杂浓度根据器件耐压的额定值确定。

所述第一导电类型掺杂元素可以为氮、磷，使得第一导电类型外延层掺杂类型为N型；也可以为硼、铝使得第一导电类型外延层掺杂类型为P型。第一导电类型和第二导电类型相反，当第一导电类型为N型时，第二导电类型为P型；当第一导电类型为P型时，第二导电类型为N型。