[发明专利]半导体封装

说明书

公开了一种半导体封装，包括半导体芯片和再分布层。半导体芯片包括半导体衬底、钝化层、以及从钝化层暴露出的第一电源焊盘、第二电源焊盘和信号焊盘。再分布层包括光敏介电层以及光敏介电层中的第一再分布图案至第三再分布图案和高k介电图案。第一再分布图案、第二再分布图案和第三再分布图案分别连接到第一电源焊盘、第二电源焊盘和信号焊盘。高k介电图案在第一再分布图案和第二再分布图案之间。光敏介电层包括第一介电材料。高k介电图案包括介电常数大于第一介电材料的介电常数的第二介电材料。高k介电图案与钝化层接触。钝化层包括与第一介电材料和第二介电材料不同的介电材料。

相关申请的交叉引用

本美国非临时申请在35 U.S.C§119下要求于2021年1月4日在韩国知识产权局递交的韩国专利申请No.10-2021-0000207的优先权，其全部公开内容通过引用合并于此。

技术领域

本发明构思涉及半导体封装。

背景技术

提供了一种半导体封装来实现集成电路芯片，以有资格在电子产品中使用。半导体封装通常被配置为使得半导体芯片安装在印刷电路板上，并且接合线或凸块用于将半导体芯片电连接到印刷电路板。随着电子工业的发展，已经进行了各种研究以提高半导体封装的可靠性和耐用性。

发明内容

本发明构思的一些实施例提供了一种具有提高的可靠性的半导体封装。

根据本发明构思的一些实施例，半导体封装可以包括半导体芯片、以及在半导体芯片的表面上的再分布层。半导体芯片可以包括半导体衬底、半导体衬底和再分布层之间的钝化层、以及钝化层中的第一电源焊盘、第二电源焊盘和信号焊盘。再分布层可以包括光敏介电层、以及第一再分布图案、第二再分布图案、第三再分布图案和高k介电图案。第一再分布图案可以电连接到第一电源焊盘。第二再分布图案可以电连接到第二电源焊盘。第三再分布图案可以电连接到信号焊盘。高k介电图案可以在第一再分布图案和第二再分布图案之间。光敏介电层可以包括第一介电材料。高k介电图案可以包括第二介电材料。第二介电材料的第二介电常数可以大于第一介电材料的第一介电常数。高k介电图案可以与钝化层接触。钝化层可以包括与第一介电材料和第二介电材料不同的第三介电材料。

根据本发明构思的一些实施例，半导体封装可以包括半导体芯片、以及在半导体芯片的表面上的再分布层。半导体芯片可以包括半导体衬底、半导体衬底和再分布层之间的钝化层、以及钝化层中的第一电源焊盘、第二电源焊盘和信号焊盘。再分布层可以包括光敏介电层、以及第一再分布图案、第二再分布图案、第三再分布图案和高k介电图案。第一再分布图案可以电连接到第一电源焊盘。第二再分布图案可以电连接到第二电源焊盘。第三再分布图案可以电连接到信号焊盘。高k介电图案可以在第一再分布图案和第二再分布图案之间。光敏介电层可以包括第一介电材料。高k介电图案可以包括第二介电材料。第二介电材料的第二介电常数可以大于第一介电材料的第一介电常数。第三再分布图案可以包括与信号焊盘接触的通孔部分、以及在通孔部分上并与信号焊盘和钝化层竖直地间隔开的线状部分。线状部分和钝化层之间的距离可以大于高k介电图案的厚度。