[发明专利]半导体存储器的制作方法及半导体存储器

说明书

本发明提供一种半导体存储器的制作方法及半导体存储器，涉及存储设备技术领域，用于解决存储器良品率低的技术问题。该半导体存储器的制作方法包括：提供基底，基底内设有多个间隔设置的有源区，有源区包括第一接触区和第二接触区；在每个第二接触区上形成凸起；在基底上形成多条间隔设置的位线结构；形成覆盖位线结构和基底的第一隔离层，第一隔离层的每个填充孔暴露一个凸起，且凸起暴露在填充孔内的表面积大于填充孔在基底上的正投影与第二接触区的重合面积；在填充孔内形成导线，导线电连接凸起。通过在基底上形成凸起，且凸起与导线电连接，在增大导线与凸起的接触面积的同时减小填充孔的深度，形成在填充孔内的导线的孔洞或缝隙较少。

技术领域

本发明涉及存储设备技术领域，尤其涉及一种半导体存储器的制作方法及半导体存储器。

背景技术

动态随机存储器(Dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。动态随机存储器一般由多个存储单元组成，每个存储单元通常包括电容器和晶体管，电容器存储数据信息，晶体管控制电容器中的数据信息的读写。

相关技术中，动态随机存储器包括基底，基底包括有源区，有源区包括第一接触区和第二接触区，基底上设置有间隔排布的位线结构以及包覆于位线结构外的隔离层。位线结构与有源区的第一接触区电连接，隔离层内形成有接触孔，接触孔中填充有导线，导线用于电连接电容器与有源区的第二接触区。

为了增大导线与第二接触区的接触面积，接触孔通常延伸至基底中，以增加第二接触区暴露在接触孔内的表面积。然而，在制作动态随机存储器的过程中，填充在接触孔内的导线易出现孔洞或者缝隙，影响存储器的良品率。

发明内容

鉴于上述问题，本发明实施例提供一种半导体存储器的制作方法及半导体存储器，用于减少导线内的孔洞或者缝隙，提高存储器的良品率。

为了实现上述目的，本发明实施例提供如下技术方案：

第一方面，本发明实施例提供一种半导体存储器的制作方法，其包括：提供基底，所述基底内设有多个间隔设置的有源区，所述有源区包括第一接触区和位于所述第一接触区外的第二接触区，所述第二接触区暴露于所述基底的表面；在每个所述第二接触区上形成凸起；在所述基底上形成多条间隔设置的位线结构，每条所述位线结构至少电连接一个所述第一接触区；形成覆盖所述位线结构和所述基底的第一隔离层，所述第一隔离层内设有多个填充孔，每个所述填充孔暴露一个所述凸起，且所述凸起暴露在所述填充孔内的表面积大于所述填充孔在所述基底上的正投影与所述第二接触区的重合面积；在所述填充孔内形成导线，所述导线电连接所述凸起。

本发明实施例提供的半导体存储器的制作方法具有如下优点：

本发明实施例中的存储器的制作方法中，先提供基底，基底内设有多个间隔设置的有源区，有源区包括第一接触区和位于第一接触区外的第二接触区，第二接触区暴露于基底的表面；在每个第二接触区上形成凸起；在基底上形成多条间隔设置的位线结构，每条位线结构至少电连接一个第一接触区；形成覆盖位线结构和基底的第一隔离层，第一隔离层内设有多个填充孔，每个填充孔暴露一个凸起，且凸起暴露在填充孔内的表面积大于填充孔在基底上的正投影与第二接触区的重合面积；在填充孔内形成导线，导线电连接凸起。通过在第二接触区上形成凸起，且凸起暴露在填充孔内的表面积大于填充孔在基底上的正投影与第二接触区的重合面积，使得形成在填充孔内的导线与凸起的接触面积较大，减少了导线与凸起之间的接触电阻。此外，填充孔内形成有位于基底上的凸起，使得填充孔的深度相较于相关技术有所减小，从而使得在填充孔内形成导线时，导线内的孔洞或者缝隙较少，提高了导线的形成质量，进而提高了存储器的良品率。

如上所述的半导体存储器的制作方法中，所述位线结构沿第一方向延伸；以平行于所述第一方向的平面为截面，所述凸起的截面形状为弓形。