[发明专利]半导体元件及其制备方法

说明书

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底、一通道区、多个第一杂质区、一栅极介电层、一栅极下导电层、多个第一接触点、多个可编程隔离层以及一上导电层；该通道区位在该基底中；所述杂质区位在该基底中，且分别位在该通道区的两端上；该栅极介电层位在该通道区上；该栅极下导电层位在栅极介电层上；所述第一接触点分别位在所述第一杂质区上；所述可编程隔离层分别位在所述第一接触点上；该上导电层位在所述可编程隔离层上，且电性连接到该栅极下导电层。

技术领域

本申请案主张2020年8月4日申请的美国正式申请案第16/984,911号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开是关于一种半导体元件以及该半导体元件的制备方法。特别是有关于一种具有可编程特征的半导体元件，以及具有该可编程构件的该半导体元件的制备方法。

背景技术

半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题，且如此的问题在数量与复杂度上持续增加。因此，仍然持续着在达到改善品质、良率、效能与可靠度以及降低复杂度方面的挑战。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体元件，具有一基底；一通道区，位在该基底中；多个第一杂质区，位在该基底中，且分别位在该通道区的两端上；一栅极介电层，位在该通道区上；一栅极下导电层，位在该栅极介电层上；多个第一接触点，分别位在所述第一杂质区上；所述可编程隔离层，分别位在所述第一接触点上；以及一上导电层，位在所述可编程隔离层上，且电性连接到该栅极下导电层。

在本公开的一些实施例中，所述可编程隔离层的厚度是不同于该栅极介电层的一厚度。

在本公开的一些实施例中，该栅极介电层具有与所述可编程隔离层相同的一厚度。

在本公开的一些实施例中，该半导体元件还包括一栅极上导电层，位在该栅极下导电层上，并电性连接到该上导电层，其中该栅极上导电层是由下列材料所制：硅化钛(titanium silicide)、硅化镍(nickel silicide)、硅化镍铂(nickel platinumsilicide)、硅化钽(tantalum silicide)或硅化钴(cobalt silicide)。

在本公开的一些实施例中，该栅极上导电层的一厚度是介于大约2nm与大约20nm之间。

在本公开的一些实施例中，该半导体元件还包括多个第一栅极间隙子，位在该栅极介电层的各侧壁上以及在该栅极下导电层的各侧壁上。

在本公开的一些实施例中，该半导体元件还包括多个第二栅极间隙子，位在所述第一栅极间隙子的各侧壁上。

在本公开的一些实施例中，该半导体元件还包括一高峰部，具有一三角形剖面轮廓，并位在该通道区与该栅极介电层之间，其中该栅极介电层包括一罩盖部以及多个平坦部，该罩盖部位在该高峰部上，所述平坦部分别连接到该罩盖部的两端，并位在该通道区上。

在本公开的一些实施例中，该罩盖部的一厚度是等于或小于所述平坦部的厚度。

在本公开的一些实施例中，该高峰部包括一第一刻面(first faceted plane)以及一第二刻面，是均接触该罩盖部，且在该第一刻面与该第二刻面之间的一角度，是介于大约50度到大约60度之间。

在本公开的一些实施例中，该半导体元件还包括一栅极通孔(gate via)，位在该上导电层与该栅极上导电层之间，其中该上导电层与该栅极上导电层是经由该栅极通孔而电性连接。