[发明专利]半导体结构

说明书

本发明涉及半导体技术领域，提出了一种半导体结构，包括半导体基体和测试元件组，测试元件组包括：第一金属层，第一金属层位于半导体基体上，第一金属层形成有预留空间，预留空间贯通第一金属层；第二金属层，第二金属层位于第一金属层的上方，且与第一金属层间隔设置；硅通孔，硅通孔位于半导体基体内，且穿过预留空间，硅通孔与第二金属层相连接；其中，硅通孔的截面积小于预留空间的截面积，以使得硅通孔与第一金属层相间隔。通过在第一金属层上形成有预留空间，从而可以使得硅通孔穿过预留空间后与第二金属层相连接，并保证硅通孔和第一金属层不连接，从而可以通过测试设备与第二金属层相连接，以实现对硅通孔的测试。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构。

背景技术

随着半导体器件日趋高功能化，利用TEG(Test Element Group，测试元件组)芯片来评估半导体的结构及组装流程显得尤为重要。

发明内容

本发明提供一种半导体结构，以方便测试硅通孔的性能。

本发明提供了一种半导体结构，包括半导体基体和测试元件组，测试元件组包括：

第一金属层，第一金属层位于半导体基体上，第一金属层形成有预留空间，预留空间贯通第一金属层；

第二金属层，第二金属层位于第一金属层的上方，且与第一金属层间隔设置；

硅通孔，硅通孔位于半导体基体内，且穿过预留空间，硅通孔与第二金属层相连接；

其中，硅通孔的截面积小于预留空间的截面积，以使得硅通孔与第一金属层相间隔。

在本发明的一个实施例中，预留空间设置于第一金属层的边缘。

在本发明的一个实施例中，预留空间为多个，硅通孔为多个；

其中，多个预留空间中的至少一个位于第一金属层的拐角区域。

在本发明的一个实施例中，预留空间为矩形，第一金属层的四个拐角区域均形成有预留空间。

在本发明的一个实施例中，测试元件组还包括：

第一连接柱，第一连接柱的两端分别连接第一金属层与第二金属层。

在本发明的一个实施例中，测试元件组还包括：

第二连接柱，第二连接柱的两端分别连接硅通孔与第二金属层。

在本发明的一个实施例中，第一连接柱的横截面的面积小于第二连接柱的横截面的面积。

在本发明的一个实施例中，测试元件组还包括：

第三金属层，第三金属层位于第二金属层的上方，且与第二金属层间隔设置；

第三连接柱，第三连接柱的两端分别连接第二金属层与第三金属层。

在本发明的一个实施例中，第一连接柱与第三连接柱沿垂直于半导体基体的方向上在同一个平面上的投影至少部分不重合。

在本发明的一个实施例中，测试元件组还包括：

第四金属层，第四金属层位于第三金属层的上方，且与第三金属层间隔设置；

第四连接柱，第四连接柱的两端分别连接第三金属层与第四金属层。

在本发明的一个实施例中，第三连接柱与第四连接柱沿垂直于半导体基体的方向上在同一个平面上的投影至少部分不重合。

在本发明的一个实施例中，测试元件组还包括：

第五金属层，第五金属层位于第四金属层的上方，且与第四金属层间隔设置；