[发明专利]半导体元件及其制备方法

权利要求书

1.一种半导体元件，包括：

一基底；

一单层连接结构，位在该基底上；以及

一多层连接结构，包括一第一导电层以及一第二导电层，该第一导电层位在该基底上，该第二导电层位在该第一导电层上；

其中该多层连接结构的一上表面大致与该单层连接结构的一上表面为共面，且该多层连接结构的一宽度是小于该单层连接结构的一宽度。

2.如权利要求1所述的半导体元件，其中，该第一导电层与该第二导电层具有相对的应力状态。

3.一种半导体元件，包括：

一基底；

一单层连接结构，位在该基底上；以及

一多层连接结构，位在该基底上，并包括交错堆叠的多个第一导电层以及多个第二导电层；

其中该多层连接结构的一上表面大致与该单层连接结构的一上表面为共面，且该多层连接结构的一宽度是小于该单层连接结构的一宽度。

4.如权利要求3所述的半导体元件，其中，该多个第一导电层与该多个第二导电层具有相对的应力状态。

5.如权利要求4所述的半导体元件，其中，该多个第一导电层的各上表面为粗糙的。

6.如权利要求4所述的半导体元件，其中，该多个第一导电层的厚度是大于或等于该多个第二导电层的厚度。

7.如权利要求4所述的半导体元件，其中，该多个第一导电层的厚度是介于大约5nm到大约50nm之间，且该多个第二导电层的厚度是介于大约10nm到大约150nm之间。

8.如权利要求4所述的半导体元件，其中，该多层连接结构的各侧壁大致呈垂直。

9.如权利要求4所述的半导体元件，还包括多个第一间隙子，位在该多层连接结构的各侧壁上。

10.如权利要求4所述的半导体元件，还包括多个多孔间隙子，位在该多层连接结构的各侧壁上。

11.如权利要求10所述的半导体元件，其中，所述多孔间隙子的一孔隙率是介于大约10％到大约90％之间。

12.如权利要求9所述的半导体元件，还包括多个气隙，位在该多层连接结构的各侧壁与所述第一间隙子之间。

13.一种半导体元件的制备方法，包括：

提供一基底；

形成一多层连接结构在该基底上，且该多层连接结构包括多个第一导电层，而该多个第一导电层是与多个第二导电层交错形成；以及

形成一单层连接结构在该基底上，而该单层连接结构的一上表面大致与该多层连接结构的一上表面为共面，且该单层连接结构的一宽度是大于该多层连接结构的一宽度。

14.如权利要求13所述的半导体元件的制备方法，其中，该多个第一导电层与该多个第二导电层具有相对的应力状态。

15.如权利要求14所述的半导体元件的制备方法，其中，形成该多层连接结构的步骤是包括：

交错形成多层第一导电材料以及多层第二导电材料在该基底上；

形成一硬遮罩层在该多层第一导电材料上以及该多层第二导电材料上；

图案化该硬遮罩层；以及

执行一蚀刻制程，使用该硬遮罩层当作一遮罩，以转变该多层第一导电材料与该多层第二导电材料成为该多个第一导电层与该多个第二导电层。

16.如权利要求15所述的半导体元件的制备方法，还包括：形成多个第一间隙子在该多层连接结构的各侧壁上的一步骤。

17.如权利要求15所述的半导体元件的制备方法，还包括：形成多个多孔间隙子在该多层连接结构的各侧壁上的一步骤。