[发明专利]半导体封装件

说明书

一种半导体封装件包括：封装件衬底，其包括第一衬底通道焊盘和第二衬底通道焊盘；芯片堆叠件，其包括在封装件衬底上堆叠为在第一方向上偏移的多个半导体芯片，其中，多个半导体芯片之中的位于奇数层的第一半导体芯片以及多个半导体芯片之中的位于偶数层的第二半导体芯片在垂直于第一方向的第二方向上偏移，第一半导体芯片中的每一个包括第一芯片通道焊盘，并且第二半导体芯片中的每一个包括第二芯片通道焊盘；第一芯片间连接导线，其被配置为将第一半导体芯片的第一芯片通道焊盘彼此电连接；第二芯片间连接导线，其被配置为将第二半导体芯片的第二芯片通道焊盘彼此电连接。

相关申请的交叉引用

本申请基于并要求于2020年6月25日在韩国知识产权局提交的韩国专利申请No.10-2020-0078046的优先权，该申请的公开内容以引用方式全部并入本文中。

技术领域

本发明构思涉及一种半导体封装件，更具体地，涉及一种具有其中多个半导体芯片彼此竖直堆叠的结构的半导体封装件。

背景技术

半导体产品需要大容量的数据处理，同时其体积逐渐减小。具有其中堆叠有多个半导体芯片的结构的半导体封装件可以在具有小的占用面积的同时快速处理大容量数据。然而，随着堆叠的半导体芯片的数量增加并且形成在半导体芯片上的电极焊盘的数量增加，半导体芯片之间的电连接变得困难且复杂。

发明内容

本发明构思提供了一种能够改善多个半导体芯片之间的电连接的可靠性以及多个半导体芯片与衬底之间的电连接的可靠性的半导体封装件。

根据本发明构思的一方面，提供了一种半导体封装件，该半导体封装件包括：封装件衬底，其包括第一衬底通道焊盘和第二衬底通道焊盘；芯片堆叠件，其包括在封装件衬底上堆叠为在第一方向上偏移的多个半导体芯片，其中，所述多个半导体芯片之中的位于奇数层的第一半导体芯片以及所述多个半导体芯片之中的位于偶数层的第二半导体芯片在垂直于第一方向的第二方向上偏移，第一半导体芯片中的每一个包括第一芯片通道焊盘，并且第二半导体芯片中的每一个包括第二芯片通道焊盘；第一芯片间连接导线，其被配置为将第一半导体芯片的第一芯片通道焊盘彼此电连接；第二芯片间连接导线，其被配置为将第二半导体芯片的第二芯片通道焊盘彼此电连接；第一衬底-芯片连接导线，其被配置为将第一半导体芯片之中的位于最下层的第一半导体芯片的第一芯片通道焊盘连接至第一衬底通道焊盘；以及第二衬底-芯片连接导线，其被配置为将第二半导体芯片之中的位于最下层的第二半导体芯片的第二芯片通道焊盘连接至第二衬底通道焊盘。

根据本发明构思的另一方面，提供了一种半导体封装件，该半导体封装件包括：封装件衬底，其包括公共衬底焊盘、第一衬底通道焊盘和第二衬底通道焊盘；多个半导体芯片，其在封装件衬底上堆叠为在第一方向上偏移，所述多个半导体芯片中的每一个包括公共焊盘和通道焊盘；第一芯片间连接导线，其被配置为将所述多个半导体芯片之中的位于奇数层的半导体芯片的通道焊盘彼此电连接；第二芯片间连接导线，其被配置为将所述多个半导体芯片之中的位于偶数层的半导体芯片的通道焊盘彼此电连接；第三芯片间连接导线，其被配置为将所述多个半导体芯片的公共焊盘彼此电连接；第一衬底-芯片连接导线，其被配置为将位于奇数层的半导体芯片之中的位于最下层的半导体芯片的通道焊盘电连接至第一衬底通道焊盘；第二衬底-芯片连接导线，其被配置为将位于偶数层的半导体芯片之中的位于最下层的半导体芯片的通道焊盘电连接至第二衬底通道焊盘；第三衬底-芯片连接导线，其被配置为将位于奇数层的半导体芯片之中的位于最下层的半导体芯片的公共焊盘电连接至公共衬底焊盘；以及控制器，其安装在封装件衬底上，并且包括彼此分开的第一通道和第二通道。控制器的第一通道通过第一衬底-芯片连接导线和第一芯片间连接导线电连接至位于奇数层的半导体芯片，并且控制器的第二通道通过第二衬底-芯片连接导线和第二芯片间连接导线电连接至位于偶数层的半导体芯片。