[发明专利]三维半导体存储器装置

权利要求书

1.一种三维半导体存储器装置，包括：

含碳层，其位于基板上；

多个电极层间电介质层和多个电极层，所述多个电极层间电介质层和所述多个电极层交替地堆叠在所述含碳层上；

单元垂直图案，其贯穿所述多个电极层间电介质层和所述多个电极层中的至少一些；以及

半导体图案，其位于所述单元垂直图案和所述含碳层之间，

其中，所述基板包括多个第一晶粒，

其中，所述半导体图案包括多个第二晶粒，并且

其中，所述第二晶粒的平均尺寸小于所述第一晶粒的平均尺寸。

2.如权利要求1所述的三维半导体存储器装置，

其中，所述基板包括划定所述多个第一晶粒的轮廓的多个第一晶粒边界，

其中，所述半导体图案包括划定所述多个第二晶粒的轮廓的多个第二晶粒边界，并且

其中，所述多个第二晶粒边界的密度大于所述多个第一晶粒边界的密度。

3.如权利要求1所述的三维半导体存储器装置，

其中，所述多个第一晶粒的平均尺寸在50nm至400nm的范围内，并且

其中，所述多个第二晶粒的平均尺寸在8nm至12nm的范围内。

4.如权利要求1所述的三维半导体存储器装置，其中，所述含碳层中的碳的浓度在3at％至15at％的范围内。

5.如权利要求1所述的三维半导体存储器装置，其中，所述含碳层接触所述半导体图案的下侧壁。

6.如权利要求1所述的三维半导体存储器装置，还包括：

外围电路结构，其从所述单元垂直图案与所述基板相对，并且电连接到所述单元垂直图案或所述多个电极层中的至少一个电极层。

7.如权利要求1所述的三维半导体存储器装置，还包括：

源极接触插塞，其与所述单元垂直图案间隔开，所述源极接触插塞贯穿所述多个电极层间电介质层和所述多个电极层并且接触所述含碳层。

8.一种三维半导体存储器装置，包括：

外围电路结构；

基板和含碳层，所述基板和所述含碳层顺序地堆叠在所述外围电路结构上；

堆叠结构，其位于所述含碳层上，所述堆叠结构包括交替地堆叠的多个电极层间电介质层和多个电极层；

单元垂直图案，其贯穿所述堆叠结构的至少一部分；

栅极电介质层，其位于所述单元垂直图案和所述多个电极层之间；以及

源极接触插塞，其与所述单元垂直图案间隔开，所述源极接触插塞贯穿所述堆叠结构并且接触所述含碳层，

其中，所述含碳层中的碳的浓度在3at％至15at％的范围内。

9.如权利要求8所述的三维半导体存储器装置，还包括：

半导体图案，其位于所述单元垂直图案和所述含碳层之间，

其中，所述基板包括多个第一晶粒，

其中，所述半导体图案包括多个第二晶粒，并且

其中，所述多个第一晶粒的平均尺寸大于所述多个第二晶粒的平均尺寸。

10.如权利要求9所述的三维半导体存储器装置，

其中，所述基板包括划定所述多个第一晶粒的轮廓的多个第一晶粒边界，

其中，所述半导体图案包括划定所述多个第二晶粒的轮廓的多个第二晶粒边界，并且

其中，所述多个第二晶粒边界的密度大于所述多个第一晶粒边界的密度。

11.如权利要求9所述的三维半导体存储器装置，

其中，所述多个第一晶粒的平均尺寸在50nm至400nm的范围内，并且

其中，所述多个第二晶粒的平均尺寸在8nm至12nm的范围内。