[发明专利]半导体结构

说明书

本发明涉及一种半导体结构，具有第一区、第二区以及第三区，第二区位于第一区与第三区之间，且半导体结构包括：衬底；浅沟槽隔离结构，位于衬底内，且将衬底隔离成多个有源区，第一区的有源区用于形成半导体器件；介质层，位于衬底上；通孔结构，位于第三区，且贯穿介质层与衬底；应力缓冲结构，位于第二区，包括第一缓冲掺杂区，第一缓冲掺杂区位于有源区内，且通过有源区掺杂有第一缓冲杂质形成，第一缓冲杂质的原子半径小于衬底材料的原子半径。本申请可以对通孔结构的制造过程中，衬底与连通结构之间的膨胀应力进行缓冲，从而可以有效保护第一区的半导体器件以及结构。

技术领域

本申请涉及集成电路技术领域，特别是涉及一种半导体结构。

背景技术

硅通孔(TSV)技术用于三维封装可有效缩短互连线长度，减少信号传输延迟和损失，提高信号速度和带宽，降低功耗及减小封装体积等，是实现高性能、高可靠性半导体器件的有效途径之一。

当前TSV的制作工艺通常包括刻蚀贯穿衬底以及衬底上的介质层的通孔，且在通孔内填充导电性能良好的电镀铜。电镀铜之后，通常要进行退火处理，以使得电镀铜的尺寸更加均匀，从而降低其电阻率、提高其抗电迁移能力。

退火过程中，电镀铜的晶粒会进行生长而变大。而铜与衬底以及介质层的热膨胀系数差异显著、不匹配。因此，在TSV的制造过程中会产生热应力。热应力会使介质层和硅衬底的界面产生裂纹，从而影响半导体结构的稳定性。

发明内容

基于此，有必要提供一种能够对热膨胀应力进行缓冲的半导体结构。

一种半导体结构，具有第一区、第二区以及第三区，所述第二区位于所述第一区与所述第三区之间，且所述半导体结构包括：

衬底；

浅沟槽隔离结构，位于所述衬底内，且将所述衬底隔离成多个有源区，所述第一区的有源区用于形成半导体器件；

介质层，位于所述衬底上；

通孔结构，位于所述第三区，且贯穿所述介质层与所述衬底；

应力缓冲结构，位于所述第二区，包括第一缓冲掺杂区，所述第一缓冲掺杂区位于所述有源区内，且通过所述有源区掺杂有第一缓冲杂质形成，所述第一缓冲杂质的原子半径小于所述衬底材料的原子半径。

在其中一个实施例中，所述衬底材料包括硅，所述第一缓冲杂质包括碳和/或硼。

在其中一个实施例中，所述第一缓冲掺杂区连接所述通孔结构。

在其中一个实施例中，所述第一缓冲掺杂区环绕所述通孔结构。

在其中一个实施例中，所述应力缓冲结构还包括至少一个缓冲窗结构，所述缓冲窗结构位于所述介质层内且与所述通孔结构之间具有间距，包括缓冲通孔结构，所述缓冲通孔结构的缓冲通孔中填充有金属插塞。

在其中一个实施例中，所述缓冲窗结构接地。

在其中一个实施例中，所述半导体结构还包括接地金属层结构，所述缓冲窗结构的第一端连接所述接地金属层结构。

在其中一个实施例中，至少一个所述缓冲窗结构的第二端连接所述有源区。

在其中一个实施例中，至少一个所述缓冲窗结构的第二端连接所述第一缓冲掺杂区。

在其中一个实施例中，所述缓冲窗结构还包括至少一个缓冲金属层结构以及连接所述缓冲金属层结构的互连通孔结构，所述缓冲通孔结构连接所述金属层结构。

在其中一个实施例中，缓冲窗结构环绕所述通孔结构。