[发明专利]半导体结构及其形成方法、堆叠结构

说明书

本发明涉及一种半导体结构及其形成方法。其中，半导体结构包括：基片，包括衬底以及介质层，衬底具有相对设置的第一正面与第一背面，介质层位于第一正面；连通孔，贯通衬底，且延伸至介质层；第一绝缘层，位于连通孔内壁表面；保护阻挡层，位于第一绝缘层表面，且接地；第二绝缘层，位于保护阻挡层表面；连通结构，位于第二绝缘层表面，且填满连通孔。本申请可以有效避免各个连通结构之间以及连通结构与周围半导体器件之间信号耦合。

技术领域

本申请涉及集成电路技术领域，特别是涉及一种半导体结构及其形成方法、堆叠结构。

背景技术

硅通孔(TSV)技术是三维集成电路中堆叠芯片实现互连的一种技术方案。由能够在三维方向有效地实现芯片堆叠，从而制造出结构更复杂、性能更强大、更具成本效率的电子器件，TSV技术成为了目前电子封装技术中最引人注目的一种技术。

然而，由于TSV结构的传输信号的电磁场存在，TSV结构之间的噪声耦合相当严重。特别是在高密度TSV结构阵列中，受耦合电容和耦合电感的影响，已成为影响TSV结构电性能的主要因素。

发明内容

基于此，有必要提供一种能够降低TSV结构之间的噪声信号耦合的半导体结构及其形成方法、堆叠结构。

一种半导体结构，包括：

基片，包括衬底以及介质层，所述衬底具有相对设置的第一正面与第一背面，所述介质层位于所述第一正面；

连通孔，贯通所述衬底，且延伸至所述介质层；

第一绝缘层，位于所述连通孔内壁表面；

保护阻挡层，位于所述第一绝缘层表面，且接地；

第二绝缘层，位于所述保护阻挡层表面；

连通结构，位于所述第二绝缘层表面，且填满所述连通孔。

在其中一个是实施例中，所述介质层内设有金属层，所述保护阻挡层通过所述金属层接地。

在其中一个是实施例中，所述介质层内还设有连接线，所述连接线连接所述保护阻挡层与所述金属层，所述金属层、连接线及保护阻挡层共同构成电磁屏蔽环。

在其中一个是实施例中，所述介质层内还设有绝缘结构，所述绝缘结构将所述连接线以及所述保护阻挡层绝缘封闭。

在其中一个是实施例中，所述绝缘结构包括第一绝缘部以及第二绝缘部，所述第一绝缘部位于所述连接线与所述第二绝缘部之间，所述第二绝缘部将所述连接线以及所述保护阻挡层绝缘封闭。

在其中一个是实施例中，所述第二绝缘层包括间隔设置的第一子绝缘层与第二子绝缘层，所述保护阻挡层、所述第一子绝缘层、所述连通结构以及所述第二子绝缘层围设形成空气间隙。

在其中一个是实施例中，所述空气间隙贯穿所述衬底与所述介质层的交界面。

在其中一个是实施例中，所述空气间隙的与所述介质层相对的部分的宽度小于与所述衬底相对的部分的宽度。

在其中一个是实施例中，所述连通结构包括阻挡层与导电结构，所述阻挡层包括相互连接的第一子阻挡层与第二子阻挡层，所述导电结构包括第一导电层与第二导电层，所述第一子阻挡层位于所述第一子绝缘层表面，所述第一导电层位于所述第一子阻挡层表面，所述第二子阻挡层位于所述第二子绝缘层表面，所述第二导电层位于所述第二子阻挡层表面，且填满所述连通孔，

所述第二导电层与所述第一导电层之间由所述第二子阻挡层间隔，或者，所述第二导电层与连接所述第一导电层。

在其中一个是实施例中，所述第二子阻挡层的厚度大于所述第一子阻挡层的厚度。

一种半导体结构的形成方法，包括：