[发明专利]半导体封装件

说明书

公开了一种半导体封装件,所述半导体封装件包括：上基底，具有彼此背对的第一表面和第二表面；半导体芯片，位于上基底的第一表面上；缓冲层，位于上基底的第二表面上；模制层，位于上基底的第二表面与缓冲层之间；多个贯穿电极，穿透上基底和模制层；互连层，位于上基底的第一表面与半导体芯片之间，并且被构造为将半导体芯片电连接到多个贯穿电极；以及多个凸块，设置在缓冲层上，与模制层间隔开，并且电连接到多个贯穿电极。模制层包括热膨胀系数大于上基底的热膨胀系数的绝缘材料。

本专利申请要求于2020年7月10日在韩国知识产权局提交的第10-2020-0085590号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。

背景技术

发明构思的实施例涉及一种半导体封装件，并且更具体地，涉及一种其中安装有多个半导体芯片的半导体封装件。

集成电路芯片可以以半导体封装件的形式实现，以适当地应用于电子产品。在典型的半导体封装件中，半导体芯片可以安装在印刷电路板(PCB)上，并且可以通过键合引线或凸块电连接到PCB。随着电子工业的发展，已经需要小的、轻量的和多功能的电子装置，因此已经提出了多芯片封装件和/或系统级封装件。多芯片封装件可以是其中堆叠多个芯片的单个半导体封装件，系统级封装件可以是其中安装不同种类的芯片以作为系统操作的单个半导体封装件。

发明内容

发明构思的实施例可以提供一种能够容易地控制翘曲的半导体封装件。

发明构思的实施例也可以提供具有优异的可靠性的半导体封装件。

根据本发明的示例性实施例，一种半导体封装件包括：上基底，具有彼此背对的第一表面和第二表面；半导体芯片，位于上基底的第一表面上；缓冲层，位于上基底的第二表面上；模制层，位于上基底的第二表面与缓冲层之间；多个贯穿电极，穿透上基底和模制层；互连层，位于上基底的第一表面与半导体芯片之间，并且被构造为将半导体芯片电连接到多个贯穿电极；以及多个凸块，设置在缓冲层上，与模制层间隔开，并且电连接到多个贯穿电极。模制层包括热膨胀系数大于上基底的热膨胀系数的绝缘材料。

根据本发明的示例性实施例，一种半导体封装件包括：上基底，具有彼此背对的第一表面和第二表面；多个半导体芯片，位于上基底的第一表面上；模制层，位于上基底的第二表面上，模制层包括热膨胀系数大于上基底的热膨胀系数的材料；多个第一贯穿电极，穿透上基底；以及多个第二贯穿电极，穿透模制层。多个第一贯穿电极中的每个连接到多个第二贯穿电极中的对应的第二贯穿电极。多个第一贯穿电极中的每个具有在平行于上基底的第一表面的第一方向上的第一宽度。多个第二贯穿电极中的每个具有在第一方向上的第二宽度，第二宽度比第一宽度大。

根据本发明的示例性实施例，一种半导体封装件包括：上基底，位于下基底上；多个半导体芯片，安装在上基底上；互连层，位于上基底与多个半导体芯片之间，多个半导体芯片连接到互连层中的多条金属互连线；模制层，位于上基底与下基底之间；缓冲层，位于模制层与下基底之间，其中，缓冲层包括与模制层接触的第一表面和与缓冲层的第一表面背对的第二表面；多个凸块，设置在模制层与下基底之间并且连接到下基底；以及多个贯穿电极，穿透上基底和模制层。多个凸块中的每个包括头部和柱部。所述柱部从所述头部延伸到缓冲层中，并且连接到多个贯穿电极中的对应的贯穿电极。所述头部连接到所述柱部并且设置在缓冲层的第二表面上。模制层包括热膨胀系数大于上基底的热膨胀系数的绝缘材料。

附图说明

鉴于附图和随附的详细描述，发明构思将变得更加明显。

图1是示出根据发明构思的一些实施例的半导体封装件的平面图。

图2是沿着图1的线I-I'截取的剖视图。

图3至图8是与图1的线I-I'对应的以示出根据发明构思的一些实施例的制造半导体封装件的方法的剖视图。

图9是与图1的线I-I'对应的以示出根据发明构思的一些实施例的半导体封装件的剖视图。