[发明专利]半导体结构和形成半导体结构的方法

说明书

本发明描述了用于形成配置为防止外扩散的钴原子迁移至上部金属化层中的覆盖层的方法。在一些实施例中，方法包括：在包括钌的无衬垫导电结构上沉积钴扩散阻挡层，其中，沉积钴扩散阻挡层包括形成与无衬垫导电结构自对准的钴扩散阻挡层。方法还包括：在钴扩散阻挡层上沉积具有蚀刻停止层和介电层的堆叠件；以及在堆叠件中形成开口以暴露钴扩散阻挡层。最后，方法包括：在钴扩散阻挡层上形成导电结构。本申请的实施例还涉及半导体结构和形成半导体结构的方法。

技术领域

本申请的实施例涉及半导体结构和形成半导体结构的方法。

背景技术

在集成电路中，导电结构(例如，金属接触件、通孔和线)电耦接至晶体管区域，诸如栅电极和源极/漏极端子，以传播电信号至晶体管并且从晶体管传播电信号。取决于集成电路的复杂性，导电结构可以形成多个金属布线层。

发明内容

本申请的一些实施例提供了一种半导体结构，包括：衬底；第一金属化层，位于所述衬底上，其中，所述第一金属化层包括由电介质围绕的无衬垫导电结构；覆盖层，位于所述无衬垫导电结构的顶面上；以及第二金属化层，位于所述第一金属化层上，并且包括所述无衬垫导电结构上的导电结构，其中，所述覆盖层介于所述无衬垫导电结构的所述顶面和所述导电结构的底面之间。

本申请的另一些实施例提供了一种半导体结构，包括：衬底；第一金属化层，位于所述衬底上并且包括由电介质围绕的无衬垫导电结构；覆盖层，设置在所述无衬垫导电结构的顶面上，其中，所述覆盖层具有基底大于所述无衬垫导电结构的宽度的圆顶形状；以及第二金属化层，位于所述第一金属化层上并且包括所述无衬垫导电结构上的导电结构，其中，所述无衬垫导电结构通过所述覆盖层与所述导电结构分隔开。

本申请的又一些实施例提供了一种形成半导体结构的方法，包括：在包括钌的无衬垫导电结构上沉积钴扩散阻挡层，其中，沉积所述钴扩散阻挡层包括形成与所述无衬垫导电结构自对准的所述钴扩散阻挡层；在所述钴扩散阻挡层上沉积包括蚀刻停止层和介电层的堆叠件；在所述堆叠件中形成开口以暴露所述钴扩散阻挡层；以及在所述钴扩散阻挡层上形成导电结构以围绕所述钴扩散阻挡层。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。

图1是根据一些实施例的具有无衬垫或无阻挡导电结构的金属化层的部分截面图。

图2是根据一些实施例的无衬垫或无阻挡导电结构的部分截面图。

图3是根据一些实施例的用于在无衬垫或无阻挡导电结构上形成覆盖层的方法的流程图。

图4A至图4D、图4D’、图4E和图4E’是根据一些实施例的在用于在无衬垫或无阻挡导电结构上形成覆盖层的各个制造操作期间的中间结构的截面图。

图5是根据一些实施例的用于在无衬垫或无阻挡导电结构上形成覆盖层的方法的流程图。

图6A至图6E是根据一些实施例的在用于在无衬垫或无阻挡导电结构上形成覆盖层的各个制造操作期间的中间结构的截面图。

图7是根据一些实施例的用于在无衬垫或无阻挡导电结构上形成覆盖层的方法的流程图。

图8A至图8K是根据一些实施例的在用于在无衬垫或无阻挡导电结构上形成覆盖层的各个制造操作期间的中间结构的截面图。

图9是根据一些实施例的用于在无衬垫或无阻挡导电结构上形成覆盖层的方法的流程图。

图10A至图10E是根据一些实施例的在用于在无衬垫或无阻挡导电结构上形成覆盖层的各个制造操作期间的中间结构的截面图。

图11是根据一些实施例的用于在无衬垫或无阻挡导电结构上形成覆盖层的方法的流程图。