[发明专利]半导体元件及其制备方法

说明书

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底、一第一栅极结构以及一第二栅极结构，该基底具有一阵列区以及一周围区，该周围区邻近该阵列区设置，该第一栅极结构位在该阵列区中，该第二栅极结构位在该周围区中。该第一栅极结构的一宽度小于该第二栅极结构的一宽度，且该第一栅极结构的一深度小于该第二栅极结构的一深度。

技术领域

本申请案主张2020年2月26日申请的美国正式申请案第16/801,685号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体元件以及该半导体元件的制备方法。特别是涉及一种具有一多尺寸栅极结构的半导体元件，以及具有该多尺寸栅极结构的该半导体元件的制备方法。

背景技术

半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，是增加不同的问题。因此，仍然持续着在达到改善品质、良率以及可靠度方面的挑战。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体元件，包括一基底，具有一阵列区以及一周围区，该周围区邻近该阵列区设置；一第一栅极结构，位在该阵列区中；以及一第二栅极结构，位在该周围区中。该第一栅极结构的一宽度小于该第二栅极结构的一宽度，且该第一栅极结构的一深度小于该第二栅极结构的一深度。

在本公开的一些实施例中，该第一栅极结构包括一第一栅极隔离层、一第一栅极导电层以及一第一下盖层，该第一栅极隔离层朝内位在该阵列区中，该第一栅极导电层位在该第一栅极隔离层上，该第一下盖层位在该第一栅极导电层上，其中该第一下盖层的一顶表面与该基底的一顶表面位在相同的一垂直水平面处。

在本公开的一些实施例中，该第一栅极导电层的一顶表面位在一垂直水平面，是高于该第一栅极隔离层的顶表面的一垂直水平面。

在本公开的一些实施例中，该半导体元件还包括多个第一掺杂区，位在邻近该第一栅极结构的两侧处，其中所述第一掺杂区的底表面与该第一栅极导电层的该顶表面位在相同的一垂直水平面处。

在本公开的一些实施例中，该半导体元件还包括一第一栅极衬垫，位在该第一栅极隔离层与该第一栅极导电层之间。

在本公开的一些实施例中，该第一栅极衬垫的顶表面位在一垂直水平面，是低于该第一栅极导电层的顶表面的该垂直水平面。

在本公开的一些实施例中，该半导体元件还包括一第二栅极结构，该第二栅极结构包括一第二栅极隔离层、一第二栅极导电层以及一第二下盖层，该第二栅极隔离层朝内位在该周围区内，该第二栅极导电层位在该第二栅极导电层上，该第二下盖层位在该第二栅极导电层上，其中该第二下盖层的一顶表面与该基底的该顶表面位在相同的一垂直水平面处，而该第二栅极导电层的一顶表面位在一垂直水平面，是低于该第一栅极导电层的该顶表面的该垂直水平面。

在本公开的一些实施例中，该半导体元件还包括多个第二掺杂区，位在邻近该第二栅极结构的两侧处，其中所述第二掺杂区的底表面与该第二栅极导电层的该顶表面位在相同的一垂直水平面。

在本公开的一些实施例中，该半导体元件还包括一第一上盖层，位在该第一下盖层上。

在本公开的一些实施例中，该半导体元件还包括多个第三掺杂区，位在邻近该第一上盖层的两侧处，并位在该多个第一掺杂区上。