[发明专利]半导体存储装置及其制造方法

说明书

实施方式提供一种具有良好特性且能够很好地制造的半导体存储装置及其制造方法。实施方式的半导体存储装置具备沿第1方向排列的多个导电层、在第1方向上延伸的第1绝缘层、设置在多个导电层与第1绝缘层之间的第1半导体层、以及设置在多个导电层与第1半导体层之间的栅极绝缘膜。多个导电层包含了在第1方向上相邻的第1导电层及第2导电层。如果将第1半导体层的与第1导电层对向的区域设为第1区域，将与第2导电层对向的区域设为第2区域，将第1区域与第2区域之间的区域设为第3区域，将第1区域的厚度设为t1，将第2区域的厚度设为t2，那么第3区域包含厚度大于t1及t2的区域，第3区域的厚度的最小值大于t1－2nm且大于t2－2nm。

[相关申请]

本申请享有以日本专利申请2020-87668号(申请日：2020年5月19日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本实施方式涉及一种半导体存储装置及其制造方法。

背景技术

已知有一种半导体存储装置，具备衬底、沿着与衬底表面交叉的第1方向排列的多个导电层、在第1方向上延伸的半导体层、以及设置在多个导电层与第1半导体层之间的栅极绝缘膜。

发明内容

实施方式提供一种具有良好特性且能够很好地制造的半导体存储装置及其制造方法。

一实施方式的半导体存储装置具备衬底、沿着与衬底表面交叉的第1方向排列的多个导电层、在第1方向上延伸的第1绝缘层、设置在多个导电层与第1绝缘层之间的第1半导体层、以及设置在多个导电层与第1半导体层之间的栅极绝缘膜。在沿着第1方向及与第1方向交叉的第2方向延伸且包含多个导电层、第1绝缘层、第1半导体层及栅极绝缘膜的一部分的截面中，多个导电层包含了在第1方向上相邻的第1导电层及第2导电层。另外，第1绝缘层具备：第1绝缘部，在第2方向上具有第1宽度；以及第2绝缘部，在第2方向上具有比第1宽度小的第2宽度，且第1方向上的位置与第1绝缘部不同。另外，如果将第1半导体层的设置在第1绝缘部与第1导电层之间且与第1导电层对向的区域设为第1区域，将设置在第2绝缘部与第2导电层之间且与第2导电层对向的区域设为第2区域，将第1区域与第2区域之间的区域设为第3区域，将第1区域的第1绝缘层侧的面到栅极绝缘膜的最短距离设为t1，将第2区域的第1绝缘层侧的面到栅极绝缘膜的最短距离设为t2，那么，第3区域的第1绝缘层侧的面包含到栅极绝缘膜的最短距离大于t1及t2的区域，第3区域的第1绝缘层侧的面到栅极绝缘膜的最短距离大于t1－2nm且大于t2－2nm。

在一实施方式的制造方法中，在衬底上交替形成多个第1层及多个第2层，形成贯通多个第1层及多个第2层的第1贯通孔，在多个第1层及多个第2层上交替形成多个第3层及多个第4层，形成贯通多个第3层及多个第4层且与第1贯通孔连通的第2贯通孔，在第1贯通孔及第2贯通孔的内周面形成栅极绝缘膜及第1半导体层，对第1半导体层进行氧化处理而形成第1氧化膜。

附图说明

图1是第1构成例的存储器裸片MD的示意性俯视图。

图2是沿A-A'线切割图1所示的构造，沿着箭头方向观察时的示意性剖视图。

图3是图2的A所示部分的示意性放大图。

图4是图2的B所示部分的示意性放大图。

图5是图2的C所示部分的示意性放大图。

图6～29是表示第1构成例的存储器裸片MD的制造方法的示意性剖视图。

图30、31是第2构成例的存储器裸片的示意性剖视图。

图32、33是第3构成例的存储器裸片的示意性剖视图。

图34～37是用来对第3构成例的存储器裸片MD的制造方法进行说明的示意性剖视图。