“满野阳介”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储装置及其制造方法-CN202211078721.5在审
发明人：山田健太;满野阳介;铃木拓也;北本克征;小宫谦 -专利权人：铠侠股份有限公司
申请日： 2022-09-05 - 公布日： 2023-09-29 - 主分类号： H10B43/35 文献下载
摘要：本发明的实施方式涉及半导体存储装置及其制造方法。实施方式的半导体存储装置(1)包括设置在基板(11)上的处理电路(12)、与处理电路(12)相连接的多个贴合电极(P2)以及与多个贴合电极(P2)相连接的多个贴合电极(P1)。另外，也包括与多个贴合电极(P1)相连接的存储单元阵列(110)。存储单元阵列(110)包括块(BLK)，块(BLK)包括串单元(SU)。各串单元(SU)包括多个存储单元(MT)和将隔着绝缘层(20b)层叠多个电极层(20a)而形成的层叠体(20)贯通的多个柱状部(CL)。半导体存储装置(1)具有缝隙(STD)，该缝隙(STD)按各串单元(SU)将与多个存储单元(MT)的一部分电连接的源极线(SL)和与存储单元(MT)的其它一部分电连接的源极线(SL)绝缘。
半导体存储装置及其制造方法

[发明专利]半导体存储装置、及半导体存储装置的制造方法-CN202210150215.6在审
发明人：九鬼知博;滨田龙文;五月女真一;满野阳介 -专利权人：铠侠股份有限公司
申请日： 2022-02-18 - 公布日： 2023-03-21 - 主分类号： H10B41/35 文献下载
摘要：本发明提供半导体存储装置及半导体存储装置的制造方法。半导体存储装置具备：积层体，包含在第1方向逐层交替积层的多个栅极电极层与多个绝缘层；柱状体；以及位线；且多个栅极电极层包括：多个第1栅极电极层，在与通道层的交叉部分形成存储单元晶体管；1个以上的第2栅极电极层，在将位线侧设为上方的情况，位于多个第1栅极电极层上方，在与通道层的交叉部分形成选择晶体管；通道层包括：第1部分，位于最上方的第1栅极电极层与绝缘核心之间；第2部分，从最上方的第2栅极电极层的上端的上方，延伸到与最上方的第2栅极电极层的下端至少相同的高度；第2部分的与第1方向交叉的第2方向上的膜厚比第1部分的第2方向上的膜厚大。
半导体存储装置制造方法

[发明专利]半导体存储装置以及半导体存储装置的制造方法-CN202110959421.7在审
发明人： 满野阳介;滨田龙文;五月女真一;九鬼知博 -专利权人：铠侠股份有限公司
申请日： 2021-08-20 - 公布日： 2022-09-27 - 主分类号： H01L27/1157 文献下载
摘要：实施方式提供能够抑制由断线引起的动作不良的半导体存储装置及其制造方法。实施方式的半导体存储装置具备第一层叠体、第二层叠体、中间绝缘层和多个柱状体。中间绝缘层位于第一层叠体与第二层叠体之间，层叠方向的厚度比第一层叠体的多个绝缘层所包含的1个绝缘层厚。多个柱状体跨第一层叠体和第二层叠体而设置，包含：半导体基体；电荷蓄积膜，设置于多个导电层中的至少一个与半导体基体之间；及半导体膜。多个柱状体分别具有形成于第一层叠体内的第一柱状部、形成于中间绝缘层内的第二柱状部、及形成于第二层叠体内的第三柱状部。第二柱状部中的半导体膜的与层叠方向交叉的方向上的宽度在中间柱状部的上端最短、且在中间柱状部的下端最长。
半导体存储装置以及制造方法

[发明专利]半导体装置及其制造方法-CN202111555320.X在审
发明人：滨田龙文;九鬼知博;满野阳介;五月女真一;铃木亮太 -专利权人：铠侠股份有限公司
申请日： 2021-12-17 - 公布日： 2022-09-02 - 主分类号： H01L27/1157 文献下载
摘要：实施方式提供能在开口部内适当地形成半导体层的半导体装置及其制造方法。根据一实施方式，半导体装置具备：第一层叠膜，其包含彼此隔开的多个第一电极层；绝缘层，其设置在第一层叠膜上；第二层叠膜，其设置在绝缘层上，包含彼此隔开的多个第二电极层。该装置还具备柱状部，其包含在第一层叠膜、绝缘层及第二层叠膜内依次设置的第一绝缘膜、电荷储存层、第二绝缘膜及半导体层，沿着从第一层叠膜朝向第二层叠膜的第一方向延伸。绝缘层内的柱状部包含在与第一方向相交的第二方向上具有第一宽度的第一部分和第二部分，第二部分设置在比第一部分高的位置，在第二方向上具有比第一宽度大且比第二层叠膜内的柱状部在第二方向上的宽度大的第二宽度。
半导体装置及其制造方法

[发明专利]半导体存储装置、及半导体存储装置的制造方法-CN202110585336.9在审
发明人：九鬼知博;滨田龙文;五月女真一;满野阳介;津田宗幸 -专利权人：铠侠股份有限公司
申请日： 2021-05-27 - 公布日： 2022-03-01 - 主分类号： H01L27/11524 文献下载
摘要：实施方式提供可改善电特性的半导体存储装置、及半导体存储装置的制造方法。实施方式的半导体存储装置具有衬底、电荷保持部、及通道层。所述电荷保持部在沿所述衬底的表面的截面中至少一部分弯曲。所述通道层在所述截面中位于所述电荷保持部的内侧，且至少一部分弯曲。所述电荷保持部在所述截面中曲率根据位置而不同。所述通道层在所述截面中膜厚根据所述电荷保持部的曲率而不同。
半导体存储装置制造方法

[发明专利]半导体存储装置及其制造方法-CN202110102221.X在审
发明人： 满野阳介;滨田龙文;五月女真一;九鬼知博 -专利权人：铠侠股份有限公司
申请日： 2021-01-26 - 公布日： 2021-11-23 - 主分类号： H01L27/11568 文献下载
摘要：实施方式提供一种具有良好特性且能够很好地制造的半导体存储装置及其制造方法。实施方式的半导体存储装置具备沿第1方向排列的多个导电层、在第1方向上延伸的第1绝缘层、设置在多个导电层与第1绝缘层之间的第1半导体层、以及设置在多个导电层与第1半导体层之间的栅极绝缘膜。多个导电层包含了在第1方向上相邻的第1导电层及第2导电层。如果将第1半导体层的与第1导电层对向的区域设为第1区域，将与第2导电层对向的区域设为第2区域，将第1区域与第2区域之间的区域设为第3区域，将第1区域的厚度设为t1，将第2区域的厚度设为t2，那么第3区域包含厚度大于t1及t2的区域，第3区域的厚度的最小值大于t1－2nm且大于t2－2nm。
半导体存储装置及其制造方法

[发明专利]半导体存储装置及其制造方法-CN202010093241.0在审
发明人： 满野阳介;滨田龙文;五月女真一;九鬼知博;明星裕也 -专利权人：铠侠股份有限公司
申请日： 2020-02-14 - 公布日： 2021-02-02 - 主分类号： H01L27/11521 文献下载
摘要：实施方式提供一种将存储柱内的半导体层良好地连接的半导体存储装置及其制造方法。一实施方式的半导体存储装置具备：积层体，包含沿着第1方向积层的多个第1导电体层、及配置在所述多个第1导电体层的上方且沿着所述第1方向积层的多个第2导电体层；柱，在所述积层体内沿着所述第1方向延伸，且包含半导体层；以及电荷储存层，配置在所述多个第1导电体层与所述半导体层之间、及所述多个第2导电体层与所述半导体层之间。所述半导体层包含：第1部分，在所述多个第1导电体层中的最上层的第1导电体层与所述多个第2导电体层中的最下层的第2导电体层之间，沿着所述第1方向延伸；及第2部分，配置在所述半导体层的所述第1部分的上方，且直径随着朝向上方而减少。
半导体存储装置及其制造方法

1
共 7 条