[发明专利]半导体结构及其制造方法、半导体器件、芯片

说明书

本公开提出一种半导体结构及其制造方法、半导体器件、芯片，该半导体结构包括：半导体衬底及形成于半导体衬底上的介质层；嵌入于介质层中的导通孔；形成于导通孔中的第一含钴覆盖层；形成于第一含钴覆盖层上的金属互连线，金属互连线填充于导通孔内；以及，形成于金属互连线上的第二含钴覆盖层，第二含钴覆盖层仅位于填充在导通孔内的金属互连线上。本公开在金属互连线左、右、下部形成有第一含钴覆盖层，在金属互连线上部形成有第二含钴覆盖层，使金属互连线四周都包裹有含钴覆盖层，藉由含钴覆盖层负荷应力迁移和电迁移，有效防止金属互连线中的电荷迁移到介质层中，减少金属互连线因应力迁移或电迁移损伤的情况，提高了半导体器件的可靠性。

技术领域

本公开属于半导体技术领域，具体涉及一种半导体结构及其制造方法、半导体器件、芯片。

背景技术

在半导体器件的后道工序中，需要在半导体器件上形成金属互连层，每层金属互连层包括金属互连线和介质层，需要在介质层中形成导通孔，在导通孔中沉积金属，以形成金属互连线。

受制作过程中的环境压力及工作过程中的电压等因素影响，金属互连线会存在一定的应力迁移(Stress migration，SM)和电迁移(Electro-migration，EM)情况。尤其随着半导体的集成度越来越高，金属互连线的尺寸也随之变小，尺寸越小的情况下，金属互连线的应力迁移和电迁移对半导体器件的性能影响越大，甚至导致半导体器件失效。

发明内容

为解决现有的半导体器件存在的问题，本公开提供了一种半导体结构及其制造方法、半导体器件、芯片，在金属互连线的四周形成含钴覆盖层，由含钴覆盖层负荷应力迁移和电迁移，有效防止金属互连线中的电荷迁移到介质层中，减少金属互连线因应力迁移或电迁移损伤的情况，提高器件可靠性。

根据一个或多个实施例，一种半导体结构，包括：半导体衬底及形成于所述半导体衬底上的介质层；嵌入于所述介质层中的导通孔；形成于所述导通孔中的第一含钴覆盖层；形成于所述第一含钴覆盖层上的金属互连线，所述金属互连线填充于所述导通孔内；以及，形成于所述金属互连线上的第二含钴覆盖层，所述第二含钴覆盖层仅位于填充在所述导通孔内的金属互连线上。

根据一个或多个实施例，一种半导体器件，包括上述的半导体结构。

根据一个或多个实施例，一种芯片，包括上述的半导体器件。

根据一个或多个实施例，一种半导体结构的制造方法，包括：提供半导体衬底及形成于所述半导体衬底上的介质层，所述介质层中形成有导通孔；在所述导通孔中沉积第一含钴覆盖层；在所述第一含钴覆盖层上沉积金属形成金属互连线，所述金属互连线填充于所述导通孔内；对所述金属互连线进行平坦化，使所述金属互连线的上表面低于所述介质层的上表面；在所述金属互连线上沉积第二含钴覆盖层，使所述第二含钴覆盖层仅位于填充在所述导通孔内的所述金属互连线之上。

本公开的有益效果为：

本公开实施例提供在金属互连线的左、右、下部形成有第一含钴覆盖层，在金属互连线的上部形成有第二含钴覆盖层，如此使金属互连线的四周都包裹有含钴材料，藉由含钴覆盖层来负荷应力迁移和电迁移，有效防止金属互连线中的电荷迁移到介质层中，减少金属互连线因应力迁移或电迁移损伤的情况，提高了半导体器件的可靠性。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本公开的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为本公开一些实施例中半导体结构的剖面示意图。

图2为本公开一些实施例中半导体结构中介质层和导通孔的结构示意图。

图3为本公开一些实施例中在图2所示的半导体结构中形成第一含钴覆盖层的结构示意图。