[发明专利]半导体结构及其制作方法

说明书

本发明实施例提供一种半导体结构及其制作方法，制作方法包括：提供基底，基底具有多个相互间隔的沟槽和多个相互间隔的位线结构，且位线结构至少部分位于沟槽中；形成第一保护层，第一保护层至少包括覆盖位线结构侧壁的第一侧壁层和覆盖沟槽的表面的第二侧壁层；形成第二保护层，第一保护层和第二保护层填充满沟槽，且第二保护层至少包括由热氧化法形成的氧化硅层；形成第三保护层，第三保护层至少覆盖第二保护层远离基底的顶面，且第二保护层和第三保护层覆盖第一侧壁层的表面。本发明实施例有利于提高第一保护层、第二保护层和第三保护层对位线结构的保护效果，从而有利于提高半导体结构的良率。

技术领域

本发明实施例涉及半导体领域，特别涉及一种半导体结构及其制作方法。

背景技术

随着半导体制程的微缩，位线结构的物理尺寸也会随其微缩，位于位线结构周围用于保护位线结构的绝缘层的物理尺寸也会随其微缩。然而，后续在半导体结构中形成其他导电结构时，容易对保护位线结构的绝缘层造成损伤，将部分位线结构暴露出来，使得其他导电结构与位线结构之间形成电连接，造成短路现象；甚至还会对部分位线结构造成损伤，导致位线结构的丢失，从而降低半导体结构的良率。

发明内容

本发明实施例解决的技术问题为提供一种半导体结构及其制作方法，有利于提高位于位线结构周围的绝缘层对位线结构的保护效果，从而有利于提高半导体结构的良率。

为解决上述问题，本发明实施例提供一种半导体结构的制作方法，包括：提供基底，所述基底具有多个相互间隔的沟槽和多个相互间隔的位线结构，且所述位线结构至少部分位于所述沟槽中；形成第一保护层，所述第一保护层至少包括覆盖所述位线结构侧壁的第一侧壁层和覆盖所述沟槽表面的第二侧壁层；形成第二保护层，所述第一保护层和所述第二保护层填充满所述沟槽，且所述第二保护层至少包括由热氧化法形成的氧化硅层；形成第三保护层，所述第三保护层至少覆盖所述第二保护层远离所述基底的顶面，且所述第二保护层和所述第三保护层覆盖所述第一侧壁层的表面。

另外，所述基底还具有多个相互间隔的浅沟槽隔离结构，所述位线结构包括第一位线结构和第二位线结构，所述第一位线结构部分位于所述沟槽中，所述第二位线结构位于所述浅沟槽隔离结构上。

另外，所述形成第二保护层，所述第一保护层和所述第二保护层填充满所述沟槽，且所述第二保护层至少包括由热氧化法形成的氧化硅层的工艺步骤包括：于所述第一保护层的表面形成硅材料层；对所述硅材料层进行热氧化处理，以形成初始氧化硅层；于所述初始氧化硅层的表面形成初始第一介质层；去除部分所述初始第一介质层，形成第一介质层；去除部分所述初始氧化硅层，形成氧化硅层；所述第一介质层和所述氧化硅层构成所述第二保护层。

另外，所述热氧化处理的温度为1000℃～1500℃。

另外，所述去除部分所述初始第一介质层，形成第一介质层的工艺步骤包括：以所述第一初始氧化层作为刻蚀停止层，利用第一等离子体刻蚀工艺，蚀刻部分所述初始第一介质层，形成所述第一介质层。

另外，在相同的第一等离子刻蚀工艺条件下，所述初始第一介质层和所述初始氧化层的刻蚀选择比大于10：1。

另外，所述去除部分所述初始氧化硅层，形成氧化硅层的工艺步骤包括：以所述第一保护层作为第二刻蚀停止层，利用第二等离子体刻蚀工艺，蚀刻部分所述初始氧化硅层，形成所述氧化硅层。

另外，在相同的第二等离子刻蚀工艺条件下，所述初始氧化硅层和所述第一保护层的刻蚀选择比大于10：1。

另外，形成所述第三保护层的工艺步骤包括：于所述第二保护层远离所述基底的顶面和所述第一保护层的部分表面沉积初始第二介质层；去除部分所述初始第二介质层，形成第二介质层；于所述第二介质层的表面沉积初始第三介质层；去除部分所述初始第三介质层，形成第三介质层；所述第二介质层和所述第三介质层构成所述第三保护层。

另外，所述第二介质层的介电常数小于所述第三介质层的介电常数。