[发明专利]封装衬底、电子设备封装和其制造方法

说明书

本公开提供了一种封装衬底和其制造方法。所述封装衬底包含衬底、电子组件和导电迹线。所述电子组件安置在所述衬底中，并且所述电子组件包含磁性层和导电线。所述导电线包含第一区段和第二区段，所述第一区段嵌入在所述磁性层中，所述第二区段连接到所述第一区段并且比所述第一区段薄。所述第一区段的第一上表面由所述磁性层覆盖，所述第二区段的第二上表面低于所述第一上表面，并且所述磁性层包含第一凹部，所述第一凹部安置在所述上表面中并且暴露所述第二区段的所述第二上表面。所述第一导电迹线位于所述第一凹部中并且电连接到所述导电线的所述第二区段的所述第二上表面。

技术领域

本公开涉及一种封装衬底和其制造方法，并且更具体地涉及一种具有嵌入式电子组件的封装衬底和其制造方法。

背景技术

由于多功能和高性能已经成为如智能电话等消费电子产品和通信产品的典型要求，因此期望电子设备封装具有优异的电气特性、低功耗和大量I/O端口。为了实现多功能和高性能，电子设备封装配备有更多的有源组件和无源组件。然而，有源组件和无源组件增加了电子设备封装的整体厚度。因此，期望开发一种具有厚度很薄、多功能、高性能和低功耗的封装衬底，以满足消费电子产品和通信产品的紧密性要求。

发明内容

本公开的一方面涉及一种封装衬底。在一些实施例中，封装衬底包含衬底、电子组件(electronic component)和第一导电迹线(first conductive trace)。所述衬底包含第一表面和与所述第一表面相对的第二表面。所述电子组件安置在所述衬底中，并且所述电子组件包含磁性层(magnetic layer)和导电线(conductive wire)。所述磁性层包含邻近于所述第一表面的上表面和邻近于所述第二表面的下表面。所述导电线包含第一区段和第二区段，所述第一区段嵌入在所述磁性层中，所述第二区段连接到所述第一区段并且比所述第一区段薄。所述第一区段的第一上表面由所述磁性层覆盖，所述第二区段的第二上表面低于所述第一上表面，并且所述磁性层包含第一凹部，所述第一凹部安置在所述上表面中并且暴露所述第二区段的所述第二上表面。所述第一导电迹线位于所述第一凹部中并且电连接到所述导电线的所述第二区段的所述第二上表面。

本公开的另一方面涉及一种制造封装衬底的方法。在一些实施例中，所述方法包含以下操作。提供电子组件。所述电子组件包含磁性层和至少部分地由所述磁性层覆盖的导电线。使所述磁性层和所述导电线凹入以形成部分地暴露所述导电线的一部分的凹部。在衬底的空腔中安置有所述电子组件。在所述空腔中和所述凹部中形成有介电层。在所述凹部中的所述介电层中形成穿孔以暴露所述导电线的所述部分。在所述导电线的通过所述介电层的所述穿孔暴露的所述部分上形成有第一导电迹线。

本公开的另一方面涉及一种制造半导体设备封装的方法。在一些实施例中，所述方法包含以下操作。提供上述封装衬底。在所述衬底的第一表面上形成第一重新分布层(RDL)。在所述第一RDL上安置第一半导体管芯。包封所述第一半导体管芯。在第二表面上形成有多个电连接器(electrical connectors)。

附图说明

当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的实施例的各方面。各种结构可能未按比例绘制，并且为了讨论的清楚起见，可以任意增加或减小各种结构的尺寸。

图1是根据本公开的一些实施例的封装衬底的示意性俯视图。

图1A是沿图1的线1A-1A'截取的封装衬底的横截面视图。

图1B是沿图1的线1B-1B'截取的封装衬底的横截面视图。

图1C是沿图1的线1C-1C'截取的封装衬底的横截面视图。

图2A、图2A1、图2A2、图2B、图2B1、图2B2、图2C、图2D和图2E展示了根据本公开的一些实施例的制造封装衬底的操作。

图3是根据本公开的一些实施例的电子组件的示意性透视图。