[发明专利]封装衬底、电子设备封装和其制造方法在审
申请号: | 202110017611.7 | 申请日: | 2021-01-07 |
公开(公告)号: | CN113809039A | 公开(公告)日: | 2021-12-17 |
发明(设计)人: | 许武州;李志成;陈敏尧;田兴国 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L23/482;H01L23/544;H01L21/48;H01L21/50 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 蕭輔寬 |
地址: | 中国台湾高雄市楠梓*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 封装 衬底 电子设备 制造 方法 | ||
1.一种封装衬底,其包括:
衬底,所述衬底包含第一表面和与所述第一表面相对的第二表面;
电子组件,所述电子组件安置在所述衬底中,所述电子组件包括:
磁性层,所述磁性层包含邻近于所述第一表面的上表面和邻近于所述第二表面的下表面;以及
导电线,所述导电线包括第一区段和第二区段,所述第一区段嵌入在所述磁性层中,所述第二区段连接到所述第一区段并且比所述第一区段薄,其中所述第一区段的第一上表面由所述磁性层覆盖,所述第二区段的第二上表面低于所述第一上表面,并且所述磁性层包含第一凹部,所述第一凹部安置在所述上表面中并且暴露所述第二区段的所述第二上表面;以及
第一导电迹线,所述第一导电迹线位于所述第一凹部中并且电连接到所述导电线的所述第二区段的所述第二上表面。
2.根据权利要求1所述的封装衬底,其进一步包括介电层,所述介电层安置在所述磁性层与所述第一导电迹线之间。
3.根据权利要求2所述的封装衬底,其中所述介电层安置在所述磁性层的所述第一凹部中并且部分地围绕所述第一导电迹线。
4.根据权利要求2所述的封装衬底,其中所述衬底包括限定空腔的支撑部分,所述电子组件安置在所述空腔中,并且所述介电层进一步安置在所述电子组件的边缘与所述衬底的所述支撑部分之间。
5.根据权利要求1所述的封装衬底,其进一步包括导电结构,所述导电结构从所述衬底的所述第一表面延伸到所述第二表面。
6.根据权利要求1所述的封装衬底,其中所述电子组件包括多条导电线。
7.根据权利要求6所述的封装衬底,其中所述磁性层的所述第一凹部包括槽,所述槽连续地横贯所述多条导电线并且暴露所述多条导电线的所述第二区段的所述第二上表面。
8.根据权利要求6所述的封装衬底,其中所述磁性层的所述第一凹部包括多个孔,所述多个孔彼此分离并且分别暴露所述多条导电线的所述第二区段的所述第二上表面。
9.根据权利要求6所述的封装衬底,其中所述介电层进一步包含凸出部分,所述凸出部分在所述多条导电线中的两条邻近导电线之间部分地插入到所述磁性层中。
10.根据权利要求1所述的封装衬底,其中所述第一凹部的最小宽度比所述导电线的宽度宽。
11.根据权利要求1所述的封装衬底,其中所述第一区段的所述第一上表面包括凸表面,并且所述第二区段的所述第二上表面包括基本上平坦的表面。
12.根据权利要求1所述的封装衬底,其中所述第二区段的所述第二上表面包括凹表面或带凹口表面。
13.根据权利要求1所述的封装衬底,其进一步包括第一重新分布层RDL,所述第一RDL安置在所述衬底的所述第一表面上并且通过所述第一导电迹线电连接到所述导电线。
14.根据权利要求1所述的封装衬底,其中所述磁性层进一步包含第二凹部,所述第二凹部安置在所述磁性层的所述下表面中并且部分地暴露所述导电线,并且所述封装衬底进一步包含第二导电迹线,所述第二导电迹线位于所述第二凹部中并且电连接到所述导电线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110017611.7/1.html,转载请声明来源钻瓜专利网。