[发明专利]封装衬底、电子设备封装和其制造方法

说明书

本公开提供了一种封装衬底和其制造方法。所述封装衬底包含衬底、电子组件和导电迹线。所述电子组件安置在所述衬底中。所述电子组件包含导电线和磁性层，所述导电线包括对齐标记区段和连接区段，所述磁性层部分地覆盖所述导电线。所述磁性层包含对齐窗口和凹部，所述对齐窗口安置在所述磁性层的上表面中并且暴露所述对齐标记区段的第一上表面，所述凹部安置在所述磁性层的所述上表面中并且暴露所述连接区段的第二上表面。所述导电迹线位于所述凹部中并且电连接到所述导电线的所述连接区段的所述第二上表面。

技术领域

本公开涉及一种封装衬底和其制造方法，并且更具体地涉及一种具有嵌入式电子组件的封装衬底和其制造方法。

背景技术

随着多功能和高性能已经成为如智能电话等消费电子和通信产品的典型要求，电子设备封装有望具有优异的电气特性、低功耗和大量I/O端口。为了实现多功能和高性能，电子设备封装配备有更多有源组件和无源组件。然而，有源组件和无源组件增加了电子设备封装的整体厚度。因此，期望开发一种具有厚度很薄、多功能、高性能和低功耗的封装衬底，以满足消费电子和通信产品的紧密性要求。

发明内容

本公开的一方面涉及一种封装衬底。在一些实施例中，封装衬底包含衬底、电子组件(electronic component)和第一导电迹线(first conductive trace)。所述衬底包含第一表面和与所述第一表面相对的第二表面。所述电子组件安置在所述衬底中。所述电子组件包含导电线(conductive wire)和磁性层(magnetic layer)，所述导电线包括对齐标记(alignment mark)区段和连接区段，所述磁性层部分地覆盖所述导电线。所述磁性层包含邻近于所述第一表面的上表面和邻近于所述第二表面的下表面。所述磁性层包含第一对齐窗口(alignment window)和第一凹部(recess)，所述第一对齐窗口安置在所述磁性层的所述上表面中并且暴露所述对齐标记区段的第一上表面，所述第一凹部安置在所述磁性层的所述上表面中并且暴露所述连接区段的第二上表面。所述第一导电迹线位于所述第一凹部中并且电连接到所述导电线的所述连接区段的所述第二上表面。

本公开的另一方面涉及一种制造封装衬底的方法。在一些实施例中，所述方法包含以下操作。提供电子组件。所述电子组件包含磁性层和至少部分地由所述磁性层覆盖的导电线。从上表面部分地去除所述磁性层以形成对齐窗口，所述对齐窗口部分地暴露所述导电线的充当对齐标记的第一上表面。通过参考所述对齐标记使所述磁性层从所述上表面凹入，以形成部分地暴露所述导电线的第二上表面的凹部。通过参考所述对齐标记将所述电子组件安置在衬底的空腔中。所述介电层形成于所述空腔中和所述凹部中。在所述凹部中的所述介电层中形成有穿孔以暴露所述导电线。在通过所述介电层的所述穿孔暴露的所述导电线上形成有导电迹线。

本公开的另一方面涉及一种制造封半导体设备封装的方法。在一些实施例中，所述方法包含以下操作。提供上述封装衬底。在所述衬底的第一表面上形成有重新分布层(RDL)。在所述RDL上形成有半导体管芯。包封所述半导体管芯。在所述衬底的第二表面上形成有多个电连接器。

附图说明

当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的一些实施例的各方面。各种结构可能未按比例绘制，并且为了讨论的清楚起见，可以任意增加或减小各种结构的尺寸。

图1是根据本公开的一些实施例的封装衬底的示意性俯视图。

图1A是沿图1的线1A-1A'截取的封装衬底的横截面视图。

图1B是沿图1的线1B-1B'截取的封装衬底的横截面视图。

图1C是沿图1的线1C-1C'截取的封装衬底的横截面视图。

图2A、图2A1、图2A2、图2B、图2B1、图2B2、图2C、图2C1、图2D、图2E和图2F展示了根据本公开的一些实施例的制造封装衬底的操作。