[发明专利]半导体装置及其制造方法

说明书

本发明提供一种能够削减线圈的配置面积的半导体装置及其制造方法。半导体装置(1)层叠有三个以上的多个芯片(10、11、12……)，多个芯片(10、11、12……)分别具有：基板(20、21、……)；发送线圈(30、31、……)；接收线圈(40、41、……)，其设置在基板(20、21、……)的面内方向上与发送线圈(30、31、……)不重叠的区域，发送线圈(30、31、……)配置在层叠方向D上与另一个芯片(10、11、12……)的接收线圈(40、41、……)邻接且重叠的区域，接收线圈(40、41、……)构成为能够与配置在相同基板(20、21、……)的发送线圈(30、31、……)之间进行数据传输。

技术领域

本发明涉及半导体装置及其制造方法。

背景技术

以往，作为存储装置已知有DRAM(Dynamic Random Access Memory，动态随机存取存储器)等易失性存储器(RAM)。对于DRAM要求大容量化，以能够承受运算装置(以下称为逻辑芯片)的高性能化和数据量的增大。因此，通过存储器(存储单元阵列、存储芯片)的微细化以及平面地增设单元来实现大容量化。另一方面，由于因微细化导致对噪声的脆弱性、管芯(die)面积的增加等，这种大容量化达到了极限。

因此，最近开发了层叠多个平面式存储器进行三维化(3D化)来实现大容量化的技术。例如，曾提出了将线圈用于所层叠的存储器的通信的半导体装置(例如，参照专利文献1和2)。

现有技术文献

专利文献

专利文献1：日本特开2009-295699号公报；

专利文献2：日本特开2012-209769号公报。

发明内容

发明要解决的问题

在专利文献1中使用三个线圈形成一个通信信道。通过按层叠的每个层来设定线圈的作用，能够进行双向通信。另一方面，三个线圈之中的一个线圈始终未被使用。

此外，在专利文献2中，层叠有准备了两组线圈的芯片，每组线圈为形成为同心状的发送线圈和接收线圈。此外，在专利文献2中公开了与一组线圈的各线圈连接的发送器和接收器。在两组线圈之间，通过变更与发送器、接收器连接的路径，能够进行双向通信。另一方面，为了将两个线圈配置为同心状，需要增大外侧的线圈的直径。因而，在专利文献1和专利文献2中，线圈的配置面积变大。因此，期望能够削减线圈的配置面积。

本发明的目的在于，提供一种能够削减线圈的配置面积的半导体装置及其制造方法。

用于解决问题的方案

本发明涉及一种半导体装置，其层叠有三个以上的多个芯片，所述多个芯片分别具有：基板；发送线圈；以及接收线圈，其设置在所述基板的面内方向上与所述发送线圈不重叠的区域，所述发送线圈配置在层叠方向上与另一个所述芯片的接收线圈邻接且重叠的区域，所述接收线圈构成为能够与所述发送线圈之间进行数据传输。

此外，优选的是，所述接收线圈以与所述发送线圈成对的方式设置两组以上。

此外，优选的是，所述发送线圈设置在相对于在所述基板的规定位置沿着面内方向延伸的基准轴而与所述接收线圈相对的位置。

此外，优选的是，所述基板具有作为厚度方向的一个面的表面和作为厚度方向的另一个面的背面，所述表面与另一个所述芯片的所述基板的所述表面邻接地层叠，所述背面与又一个所述芯片的所述基板的所述背面邻接地层叠。

此外，优选的是，所述发送线圈设置在相对于在所述基板的规定位置沿着面内方向延伸且正交的两个基准轴的交点而与所述接收线圈相对的位置。