[发明专利]半导体封装器件

说明书

本申请实施例提供一种半导体封装器件，其包括：框架载体，包括通过平滑曲面连接、且在自身厚度方向上呈错位分布的引线框架载体与连接框架载体；芯片，设置于引线框架载体；封装体，包覆框架载体及芯片设置，封装体具有相背的第一外表面和第二外表面；引线组件，沿封装体长度方向延伸，引线组件包括与芯片连接的多根引线，从封装体向外延伸；封装体的第一外表面与框架载体之间的容积等于框架载体与封装体的第二外表面之间的容积。本申请减慢了框架载体上部的注塑模流速度，和框架载体下部的注塑模流速度形成平衡，保证在注塑过程中封装体中的空气从引线位置处排出，避免了封装体内注塑针孔的形成。

技术领域

本申请属于半导体领域，尤其涉及一种半导体封装器件。

背景技术

TO（Transistor Outline）封装技术指全封闭封装技术，是现在比较常用的微电子器件的封装方式。TO封装相对于其他的封装技术，其寄生参数较小，成本低，工艺简单，使用灵活方便，因此多用于低频率以下的LCD（Liquid Crystal Display，液晶显示器）以及光接收器件和组件的封装。在集成电路（IC，integrated circuit）的运行期间，IC芯片产生热量，从而加热了包含芯片的整个电子器件封装。由于IC芯片的性能随着温度升高而降低，并且由于高热应力降低了电子器件封装的结构完整性，所以必须将这种热量散出。

通常，考虑到散热，引线与封装基底之间会留一点间隙，保证电子器件封装的散热和绝缘。

但是上述间隙会影响电子器件封装的绝缘等整体性能。

发明内容

鉴于以上所述的一个或多个问题，本申请实施例提供了一种半导体封装器件。

本申请实施例提供一种半导体封装器件，包括框架载体，包括通过平滑曲面连接、且在自身厚度方向上呈错位分布的引线框架载体与连接框架载体；芯片，设置于引线框架载体；封装体，包覆框架载体及芯片设置，封装体具有相背的第一外表面和第二外表面；引线组件，沿封装体长度方向延伸，引线组件包括与芯片连接的多根引线，从封装体向外延伸；封装体的第一外表面与框架载体之间的容积等于框架载体与封装体的第二外表面之间的容积。

在一种可选地实施例中，封装体的第一外表面包括相连接的第一水平面、倾斜面与第二水平面，第一水平面与第二水平面之间形成台阶。

在一种可选地实施例中，平滑曲面包括至少一个弧形曲面，弧形曲面的内弧面朝向封装体的第二外表面；弧形曲面在封装体第一水平面的投影与倾斜面在封装体第一水平面的投影相重叠。

在一种可选地实施例中，引线框架载体与封装体的第二外表面之间的距离为0.3毫米-0.5毫米。

在一种可选地实施例中，引线组件还包括引线结合件，引线结合件一端与引线连接，另一端与芯片连接。

在一种可选地实施例中，连接框架载体上具有连接孔，连接孔用于与待安装件连接。

在一种可选地实施例中，内部电路组件还包括器件层，器件层位于框架载体上，芯片位于器件层上。

在一种可选地实施例中，引线结合件与引线之间通过引线接合连接或焊接连接。

在一种可选地实施例中，引线包括电源引线或信号引线。

在一种可选地实施例中，至少一个引线上包覆有凸缘，凸缘位于引线与封装体外表面相邻的部位。