[发明专利]一种半导体结构及其有源区的制备方法

说明书

本发明涉及一种半导体结构及其有源区的制备方法。一种半导体结构中有源区的制备方法，包括：在蚀刻有沟槽的半导体基底上沉积非晶硅，形成从沟槽底部至顶部的非晶硅层；对所述非晶硅层进行原位低温氧化；所述原位低温氧化的温度为600～700℃，氧化气体采用H₂与O₂以1:2～10的体积比混合而成；在所述原位低温氧化之后再所述沟槽上沉积氧化物层。本发明在沉积非晶硅之后和沉积氧化层之前对非晶硅进行低温氧化，可以避免沉积氧化层时非晶硅残留的问题，从而避免引起的器件缺陷，还省去了沉积氧化层后氧化非晶硅的工序。

技术领域

本发明涉及半导体领域，特别涉及一种半导体结构及其有源区的制备方法。

背景技术

随着电子设备的微型化，动态随机存取存储器(Dynamic Random Access Memory，DRAM)作为重要的元件，在其有源化制作过程中，若在刻蚀沟槽后直接进行有源侧壁氧化，会产生有源区减薄，进而导致后续工艺不良，例如有源区上的接触面积减少。为了改善这种现象，如图1至3所示，在刻蚀沟槽后，沉积非晶硅，再进行后续氧化工艺，以防止有源区顶部减薄的问题，其中，图1为沟槽刻蚀后的截面形貌；图2为沉积非晶硅后的截面形貌以及图3为原子层沉积法沉积氧化层的后的截面的形貌。在以上过程中，氧化层的阶梯覆盖率非常重要。阶梯覆盖率是指沟槽底部沉积的薄膜厚度与沟槽顶部阶梯水平表面上沉积的薄膜厚度的比值。若阶梯覆盖率不足，沟槽底部会出现非晶硅残留，进而导致器件不良。

发明内容

本发明的主要目的在于提供一种半导体结构中有源区的制备方法，该方法在沉积非晶硅之后和沉积氧化层之前对非晶硅进行低温氧化，可以避免沉积氧化层时非晶硅残留的问题，从而避免非晶硅残留导致的器件缺陷，并且省去了沉积氧化层后氧化非晶硅的工序。

本发明的另一目的在于提供一种半导体有源区结构，该结构不能存在非晶硅残留缺陷。

为了实现以上目的，本发明提供以下方案：

一种半导体结构中有源区的制备方法，包括：

在蚀刻有沟槽的半导体基底上沉积非晶硅，形成从沟槽底部至顶部的非晶硅层；

对所述非晶硅层进行原位低温氧化；所述原位低温氧化的温度为600℃～700℃，氧化气体采用H₂与O₂以1:2～1:10的体积比混合而成；

在所述原位低温氧化之后再所述沟槽上沉积氧化物层。

相比之下，现有技术为解决非晶硅残留的问题，通常在沉积氧化层后对非晶硅进行氧化，这种方法由于中间有沉积氧化层的工序，不能实现原位氧化，并且由于氧化层的阻隔因而对氧化残留非晶硅的工艺要求更高。

综上可见，本发明不仅解决了非晶硅残留的问题，还提高工艺效率。

本发明还提供了一种半导体有源区结构，包括半导体基底；在半导体基底上蚀刻有沟槽，所述沟槽的表面由底部至底部依次设有非晶硅层、氧化物沉积层，并且所述非晶硅层的表层为氧化硅层。

本发明还提供了包含上述半导体有源区结构的半导体器件。

该半导体器件包括但不限于DRAM、2D NAND、3D NAND或逻辑器件。

上述半导体器件中的有源区可采用上文所述的制备方法形成。

与现有技术相比，本发明达到了以下技术效果：

(1)消除了因阶梯覆盖率不足导致的非晶硅缺陷问题；

(2)相比沉积氧化层后氧化残留非晶硅缺陷的工艺，本发明可原位进行，节省时间和能耗，提高了工艺效率；

(3)省去了沉积氧化层后氧化残留非晶硅的工序。

附图说明