[发明专利]半导体结构

说明书

本发明实施例提供一种半导体结构，包括：基底和位于基底上的介质层；导电插塞，所述导电插塞的第一部分位于所述基底内，所述导电插塞的第二部分位于所述介质层内；电容阵列，所述电容阵列至少环绕所述导电插塞的第二部分。本发明实施例有利于减小导电插塞产生的形变应力对功能元件的影响。

技术领域

本发明实施例涉及半导体领域，特别涉及一种半导体结构。

背景技术

现有技术中，为实现芯片在Z轴方向上的集成和组装，常通过硅穿孔技术(Through-Silicon Vias，TSV)实现芯片间的互连。具体来说，硅穿孔技术就是形成连通晶圆上下两侧的通孔，并在通孔内填充导电材料以形成互连结构。其中，导电材料包括不同类型的金属材料。

然而，在实际应用过程中，互连结构的设置会对位于硅晶圆表面的元件以及位于硅晶圆上的介质层内的元件造成影响。

发明内容

本发明实施例提供一种半导体结构，有利于减小导电插塞产生的形变应力对功能元件的影响。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底和位于基底上的介质层；导电插塞，所述导电插塞的第一部分位于所述基底内，所述导电插塞的第二部分位于所述介质层内；电容阵列，所述电容阵列至少环绕所述导电插塞的第二部分。

另外，所述基底包括功能区和排除区，所述功能区位于所述排除区远离所述导电插塞的一侧，所述排除区和所述功能区内具有所述电容阵列，所述排除区的所述电容阵列环绕所述导电插塞的第二部分。

另外，所述排除区的所述基底内具有有源区，所述排除区的所述电容阵列与所述排除区的所述有源区电连接。如此，有利于保证排除区的电容阵列可通过有源区作动，进而使得排除区的电容阵列可作为备用电容，在修补(fuse repair)时投入使用。

另外，所述排除区的电容阵列与所述功能区的电容阵列的排列方式相同。排除区的电容阵列与功能区的电容阵列可在同一制作工艺下形成，有利于减小半导体结构的制备难度。

另外，在所述排除区朝向所述功能区的方向上，所述排除区的所述电容阵列与所述功能区的所述电容阵列之间具有预设间距。预设间距的存在有利于避免受到导电插塞影响的排除区的电容阵列对功能区的电容阵列造成影响，保证功能区的电容阵列具有较高的数据存储准确性以及较好的结构稳定性。

另外，所述功能区的所述电容阵列环绕所述导电插塞的第二部分，所述排除区的所述电容阵列的环绕形状与所述功能区的所述电容阵列的环绕形状不同。

另外，半导体结构还包括：隔离环结构，所述隔离环结构至少环绕所述导电插塞的第二部分，所述隔离环结构位于所述导电插塞与所述电容阵列之间。如此，有利于保证排列在电容阵列远离导电插塞的一侧的功能元件可以以较大的密度排列。

另外，所述电容阵列由多个不连续的电容子阵列构成；还包括：隔离环结构，所述隔离环结构由多个不连续的隔离子环构成，所述隔离子环位于相邻所述电容子阵列之间，所述隔离环结构与所述电容阵列构成一环绕所述导电插塞的图案，且所述隔离环结构与所述电容阵列电隔离。

另外，所述电容阵列接地。如此，可屏蔽导电插塞的电场，从而避免导电插塞的电场影响功能元件的运行。

另外，在所述导电插塞朝向所述电容阵列的方向上，所述导电插塞与所述电容阵列之间的间距为0.05μm～50μm。间距过近，则电容阵列容易被导电插塞的形变所破坏，进而导致电容阵列无法起到形变隔离的效果，以及导致电容阵列无法作为备用电容使用；间距过远，则会压缩功能区的预留空间。