[发明专利]FINFET器件和方法

说明书

本申请公开了FINFET器件和方法。一种器件，包括从半导体衬底延伸的鳍；在鳍之上的栅极堆叠；在栅极堆叠的侧壁上的第一间隔件；在与第一间隔件相邻的鳍中的源极/漏极区域；在栅极堆叠、第一间隔件和源极/漏极区域之上延伸的层间电介质层(ILD)，ILD具有第一部分和第二部分，其中ILD的第二部分比ILD的第一部分更靠近栅极堆叠；延伸穿过ILD并接触源极/漏极区域的接触插塞；在接触插塞的侧壁上的第二间隔件；以及第一隔离件和第二隔离件之间的气隙，其中，ILD的第一部分延伸穿过气隙并与第二间隔件物理接触，其中，ILD的第一部分密封气隙。

技术领域

本公开总体上涉及FINFET器件和方法。

背景技术

半导体器件用于各种电子应用中，例如，个人计算机、蜂窝电话、数码相机和其他电子设备。通常通过以下方式制造半导体器件：依次在半导体衬底之上沉积材料的绝缘或电介质层、导电层和半导体层，并使用光刻对各种材料层进行图案化以在其上形成电路组件和元件。

半导体工业通过不断减小最小特征大小来继续提高各种电子部件(例如，晶体管、二极管、电阻器，电容器等)的集成密度，这允许将更多的部件集成到给定区域中。但是，随着最小特征大小的减小，出现了应当解决的其他问题。

发明内容

根据本公开的一方面，提供了一种半导体器件，包括：鳍，从半导体衬底延伸；栅极堆叠，在所述鳍之上；第一间隔件，在所述栅极堆叠的侧壁上；源极/漏极区域，在所述鳍中与所述第一间隔件相邻；层间电介质层(ILD)，在所述栅极堆叠、所述第一间隔件和所述源极/漏极区域之上延伸，所述ILD包括第一部分和第二部分，其中，所述ILD的所述第二部分比所述ILD的所述第一部分更靠近所述栅极堆叠；接触插塞，延伸穿过所述ILD并接触所述源极/漏极区域；第二间隔件，在所述接触插塞的侧壁上；以及气隙，在所述第一间隔件和所述第二间隔件之间，其中，所述ILD的所述第一部分延伸穿过所述气隙并物理接触所述第二间隔件，其中，所述ILD的所述第一部分密封所述气隙。

根据本公开的另一方面，提供了一种半导体器件，包括：鳍，从衬底突出；栅极结构，在所述鳍的沟道区域之上；外延区域，在所述鳍中与所述沟道区域相邻；第一电介质层，在所述栅极结构之上，所述第一电介质层包括掺杂有第一掺杂剂的第一区域；接触插塞，延伸穿过所述第一电介质层并接触所述外延区域；第二电介质层，在所述第一电介质层之上；以及气隙，在所述接触插塞与所述栅极结构之间，其中，所述气隙的上部区域由所述第一区域界定，并且其中，所述气隙通过所述第一区域与所述第二电介质层分离。

根据本公开的又一方面，提供了一种用于制造半导体器件的方法，包括：在半导体鳍之上形成栅极堆叠；在与所述栅极堆叠相邻的所述半导体鳍中形成外延源极/漏极区域；在所述栅极堆叠之上和所述外延源极/漏极区域之上沉积第一电介质层；在所述第一电介质层中形成开口以暴露所述外延源极/漏极区域；在所述开口内沉积牺牲材料；在所述开口内的所述牺牲材料之上沉积导电材料；去除所述牺牲材料以形成凹槽；以及用掺杂剂注入所述第一电介质层，其中，在注入所述第一电介质层之后，凹槽被所述第一电介质层覆盖。

附图说明

当结合附图阅读时，根据以下详细描述可以最好地理解本公开的各方面。注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了清楚起见，各种特征的尺寸可以任意增大或减小。

图1以三维视图示出了根据一些实施例的FinFET的示例

图2、图3、图4、图5、图6、图7、图8A、图8B、图9A、图9B、图10A、图10B、图10C、图10D、图11A、图11B、图12A、图12B、图13A、图13B、图14A、图14B、图14C、图15A和图15B是根据一些实施例的FinFET的制造的中间阶段的截面图。

图16、图17、图18、图19、图20、图21、图22和图23是根据一些实施例的具有气隙的FinFET的制造的中间阶段的截面图。