[发明专利]半导体装置及其制造方法

说明书

实施方式提供一种能够改善由虚设垫所导致的缺陷的半导体装置及其制造方法。实施方式的半导体装置具备第1芯片及第2芯片。第1芯片具有第1配线、与第1配线电连接的第1连接垫、及第1虚设垫。第2芯片具有第2配线、与第2配线电连接并且与第1连接垫接合的第2连接垫、及与第1虚设垫接合的第2虚设垫。第1虚设垫的厚度小于第1连接垫的厚度且第2虚设垫的厚度也小于第2连接垫的厚度，或者，第1虚设垫的厚度小于第1连接垫的厚度或第2虚设垫的厚度小于第2连接垫的厚度。

[相关申请]

本申请案享受将日本专利申请案2020-039117号(申请日：2020年3月6日)作为基础申请案的优先权。本申请案通过参照基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置及其制造方法。

背景技术

已知将形成半导体元件的2片晶圆贴合的混合接合(hybrid bonding)技术。在混合接合技术中，将分别形成在各晶圆表面的连接垫彼此接合。为了避免该连接垫的接合不良，存在配置虚设垫(dummy pad)的情况。在该情况下，在配线与虚设垫之间可产生寄生电容。

发明内容

本发明所欲解决的课题在于提供一种能够改善由虚设垫所导致的缺陷的半导体装置及其制造方法。

一实施方式的半导体装置具备第1芯片及第2芯片。第1芯片具有第1配线、与第1配线电连接的第1连接垫、及第1虚设垫。第2芯片具有第2配线、与第2配线电连接并且与第1连接垫接合的第2连接垫、及与第1虚设垫接合的第2虚设垫。第1虚设垫的厚度小于第1连接垫的厚度且第2虚设垫的厚度也小于第2连接垫的厚度，或者，第1虚设垫的厚度小于第1连接垫的厚度或第2虚设垫的厚度小于第2连接垫的厚度。

附图说明

图1是概略性地表示第1实施方式的半导体装置的主要部分的构造的剖视图。

图2是表示连接垫及虚设垫的布局的一例的俯视图。

图3是概略性地表示比较例的半导体装置的主要部分的构造的剖视图。

图4是概略性地表示第2实施方式的半导体装置的主要部分的构造的剖视图。

图5是概略性地表示第3实施方式的半导体装置的主要部分的构造的剖视图。

图6是概略性地表示第3实施方式的变化例的半导体装置的主要部分的构造的剖视图。

图7是概略性地表示第3实施方式的另一变化例的半导体装置的主要部分的构造的剖视图。

图8是概略性地表示第4实施方式的半导体装置的主要部分的构造的剖视图。

图9是概略性地表示第4实施方式的变化例的半导体装置的主要部分的构造的剖视图。

图10A是表示将挡止膜及层间绝缘膜积层的步骤的剖视图。

图10B是表示在层间绝缘膜上形成抗蚀剂的步骤的剖视图。

图10C是表示在抗蚀剂形成具有凹部的图案的步骤的剖视图。

图10D是表示将抗蚀剂作为掩模而去除层间绝缘膜的步骤的剖视图。

图10E是表示在层间绝缘膜上再次形成抗蚀剂的步骤的剖视图。

图10F是表示在抗蚀剂形成具有凹部的图案的步骤的剖视图。

图10G是表示将抗蚀剂作为掩模而去除层间绝缘膜及挡止膜的步骤的剖视图。

图10H是表示形成阻挡金属并嵌入金属膜的步骤的剖视图。

图10I是表示去除多余的金属膜及阻挡金属的步骤的剖视图。